Family list

7 application(s) for: JP8190437

SEMICONDUCTOR DEVICE AND SUPPLY VOLTAGE

GENERATING CIRCUIT
Inventor: CISHI TSUKASA

JP3705842 (B2) — 2005-10-12 SEMICONDUCTOR DEVICE AND POWER SOURCE VOLTAGE

GENERATION CIRCUIT

Inventor: OISHI TSUKASA Applicant: RENESAS TECH CORP
EC: IPC: H01L27/04; G05F1/56; G11C11/407; (+14)
Publication info: JP2005174351 (A) — 2005-06-30

JP3803107 (B2) — 2006-08-02

3 SEMICONDUCTOR DEVICE

Inventor: OISHI TSUKASA Applicant: RENESAS TECH CORP

EC: IPC: H01L27/04; G05F1/56; G11C11/407; (+5)
Publication info: JP2006203248 (A) — 2006-08-03

Semiconductor memory device with a voltage down

4 converter stably generating an Internal down-converted

 voltage
 Applicant: MITSUBISHI ELECTRIC CORP [JP]

 En: G11C5/14D; G11C5/14R; (+1)
 IPC: G11C1/1409; G05F1/56; G05F2/24; (+15)

Publication Info: US5689460 (A) — 1997-11-18

Semiconductor memory device with a voltage down 5 converter stably generating an internal down-converter

voltage
Inventor: OOISHI TSUKASA [JP]
Applicant: MITSUBISHI ELECTRIC CORP [JP]

Publication info: US5881014 (A) — 1999-03-09 Semiconductor memory device with a voltage down

6 converter stably generating an internal down-converted

 voltage
 Applicant: MITSUBISHI ELECTRIC CORP [JP]

 Er: G11C11/4074
 IPC: G11C11/4074: G11C11/4071: [IPC1

7): G11C7/00 Publication info: US6072742 (A) — 2000-06-06

Semiconductor memory device with a voltage down

7 converter stably generating an Internal down-converted voltage

Inventor: OOISHI TSUKASA [JP]

Applicant: OOISHI TSUKASA, ; MITSUBISHI
DENKI KARUSHIKI KAISHA

Ec: G11C5/14D; G11C5/14R; (+1) IPC: G11C5/14; G11C1/14074; G11C5/14; (+2) Publication info: US2002031032 (A1) — 2002-03-14

US6424585 (B1) — 2002-07-23

Data supplied from the esp@cenet database - Worldwide

SEMICONDUCTOR MEMORY

Publication number: JP2000030455 (A) Publication date: 2000-01-28

Inventor(s): FURUYA KIYOHIRO
Applicant(s): MITSURISHI FLECTRIC CORP

Classification:
- international: G11C11/41; G11C11/409; G11C16/06; G11C16/06; G11C11/41; G11C11/409; G11C16/06; G11C


(IPC1-7); G11C11/409; G11C11/41; G11C16/06

- European:

Application number: JP19980197692 19980713 Priority number(s): JP19980197692 19980713

Abstract of JP 2000030455 (A)

PROBLEM TO BE SOLVED. To pre-charge accountably internal data but lims to the sourceastly internal colds accountably internal colds accountably internal colds accountably service of the service of the




Data supplied from the esp@cenet database - Worldwide

特開平8-190437 (43)公開日 平成8年(1998) 7月23日

(51) Int.Cl. "	109(164)		FI					
QOSF 1/56	310 L							
3/24	Z 4237	7-53						
G11C 11/407								
			G110	11/34		354	F	
						354	E	
		客查請求	未請求	額求	頁の数83	ΟL	(全138頁)	最終更に続く
(21)出馴番号	特顯平7-130902		(71)由順人 000000013 三等宣播技术会社					
22)出願日	平成7年(1995)5月30日			PRINCE	東京都	千代田区	で在 【丸の内二丁	目2番3号
31)優先権主張器号	\$988 TEC 192200		(12)9	ETHA			12 A T E 1	基地 三菱電機
32)優先日	平6(1994)8月4日							※地 二定電板 ・アイ開発研究
33)優先権主導国					所內	1		- 7 -I INIZEWIAL
31)優先相主張帝号			(74) 8	A Bits	弁理士	20 B	久部 (4)	3条)
32)優先日	平6 (1994)11月7日		100.	-2-1	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		, U.	0.11
33)優先樹主張国	日本(JP)							
			1					

(54) [発明の名称] 半導体装置および電楽電圧発生回路

(57) 【製約】 【目的】 安定に内部領軍部圧を生成することのできる



「物料特別の範囲】

【請求項1】 第1のノード上の電圧と所定の基準電圧 とを比較する比較手段と、

所定のレベルの電圧が知過される第2のノードと前配簿 1のノードとの間に接続され、前配比較手段の出力信号 に従って前記第2のノードから前記第1のノードへ電波 を供給するためのドライブ素子と、

前記比較手段の出力信号の接触の変化を抑制するための 単位的関系のを使える。※単位物理

掛保抑制手段を備える、半導体装置。 【請求項2】 所定レベルの電圧が伝達される内部ノー 10

ド上の電圧と予め定められた電圧レベルの基準電圧とを 比較する比較手段と、 前犯比較手段の出力信号に応答して、輸記内部ノードへ 容影像圧が印加される管理ノードから管路を単独するド

ライブ表子と、 前犯比較手段の出力信号の振幅変化を抑制する振幅抑制

前記比較手段の出力信号の振幅変化を抑制する振幅抑象 手段とを慎える、半導体装置。

[編末項3] 前兄無領部制手段は、 前に比較手段の出力部に場合され、前比較手段の出力 信号に従って前凹出力値等ロレイル変化を小さくするよ 20 記載の手等外接速。 うに前記比較手段の出力が多へ可能の性人を大きな終末を終 を発展の出するの間的ではあるがたったが表生を終

合む、耐求項1または2に記載の半導体装置。 【請求項4】 内部電源ノード上の電圧を電圧源として

動作する負荷回路と、 前紀内部電源ノード上の電圧と所定の電圧レベルの基準

電圧とを比較する比較手段と、 前紀比較手段の出力信号に応答して、外部電源電圧が印 加される外部電源ノードへ高流

を供給するドライブ素子と、 前記負用回転の動作タイミングを示すタイミング信号に 応答して、前記ドライブ素子の供給する電流理を強制的 に増加させる雷浩参報手段を備える、半脚体情報

【請求項5】 動作タイミング信号に応答して活性化され、内部ノード上の電圧を使用して所定の動作を行なう 負荷回路と、

前記内部ノード上の電圧と所定の基準電圧とを比較する 比較手段と、

前記比較手級の出力信号に従って前記内部ノードへ電源 ノードから電流を供給するドライブ素子と、

約記動作タイミング信号に応答して、前紀ドライブ素子 の供給する電流量を強制的に増加させる電流制御手段を

備える、半導体装置。 「特点である」 かわかがり加工品は

【請求項6】 前記電流制御手段は、 前記動作タイミング信号を受ける一方電板と、前記比較 手段の出力部に接続される他方電板とを有するキャパシ

タを備える、請求項4または5に記載の平導体装置。 【請求項7】 的記憶流制御手段は、

的記動作タイミング信号に応答して導通するスイッチン グ素子と、 前紀スイッチング素子を介して前紀比較手段を出力部に 結合される一方電極を有するキャパシタと、

前記キャパシタの約記一方電極と他方電極との間に接続 される抵抗素子とを備える、請求項4または5に記載の 平等体装置。

【請求項8】 前記比較手段は、第1および第2の電流 供給ノードを有するカレントミラー回路と、 雷油等と

前記第1の電波供給ノードと前記電流派との間に扱けら 3 れ、前記基準電圧を制御電機に受ける第1のトランジス タ菓子と。

タ素子と、 前に第2の電流供給ノードと前に電流源との間に投けら れ、前に最新回路の使用する電圧を制御電極に受ける第 2のトランジスタ素子とを備え、

終記電流線響手級は、 終記電準度を制御電視に受け、前記動作タイミング権 号に応答して前記離1のトランジスタ典子と並列に前記 第1の電流製給ノードと前記電流線との間に接続される 第3のサランジスタ案子を備える、請求項4または5に 第346公室編件を

【韓求項9】 内部電影線上の電圧と所定レベルの基準 電圧とを比較する比較生命と

・ 成立になっている。 前記比較手段の出力信号は応答して、外部電源電圧が印 加される外部電源ノードから前記内部電源線へ電流を供 齢するドライブ素子と。

前配外部確張ノードへの電源電圧の投入に応答して、前 配ドライブ素子を導通状態とする手段を備える、半導体 装置。

(東津県10) 所定レベルの内部屋口が伝達される内 第ノード上の地圧と苗半型圧とを比較する比較手段と、 前足比較手段の出力層味に応答して電源ノードから前記 内部ノードへ電流を供給するドライブ系子と、 前記電源ノードへの循流電圧の投入に応答して、前記ド ライブ系子を連美が設とする手段とを使える。半導体技

置。 【請求項11】 タイミング信号に応答して活性化され、内部電源線上の銀圧を動作的に使用する負荷回路

前記内部重要板上の電圧と所定の基準電圧とを比較する 40 比較年齢と、

٤.

前記比較手段の出力信号に応答して、外部電源電圧が印 加される外部電源ノードから前記内部電源線へ最流を供 給するドライブ素子と、

前記制作タイミング信号に応答して、前記内部電源線へ 電波を開始する電流保給手段とを構える、半専体装置。 【建享項12】 無許タイミング福号に応答して活性化 され、活性作動所定のレベルの電圧が伝達される内部ノ ード上の電圧を使用する負荷回路と、

電車ノード上の電圧から前記所定レベルの電圧を生成し 50 で前記内部ノード上へ伝達する内部電圧生成手段と、 前記内部電圧生成手段と別に設けられ、前記動作タイミ ング信号に応答して前記内部ノードへ電流を供給する電 流供給手段とを備える、半導体管理。

【請求項13】 内部電源線上の内部電圧を所定の基準 部圧と比較する比較手段と、

前記比較手段の出力信号に従って外部電源電圧が印刷さ れる外部譲渡ノードから前肥内部譲渡線へ撃波を供給す る第1のドライブ妻子と.

前紀比較手段の出力信号を増幅する増幅手段と、

前配環衛手段の出力信号に応答してオン・オフし、前配 10 外部計画ノードから前配内部電源線へ選択的に電流を供 給する第2のドライブ素子とを備える、半導体装置。 【請求項14】 内部ノード上の内部電圧を所定の基準 常圧と比較する比較手段と、

前紀比較手段の出力信号に従って、前紀内部ノード上へ 電源ノードから電流を供給する第1のドライブ素子と、 前記比較手段の出力信号を地質する増幅手段と、

並記増援手段の出力信号に応答してオン・オフし、前記 雷波ノードから前即内部ノードへ雷進を選択的に供給す る第2のドライブ素子とを個える、半導体装置。

「特世洋153 効炉燃便手段の出力侵号の影響を製御 する振幅削限手段をさらに備える、請求項13または1 4 に記載の半導体装置。

「防災項16】 前記振爆制限手段は、

前記比較手段の出力信号を増幅する第2の開幅手段と、 前記第2の道領手段の出力信号に広答して前記道領手段 の出力信号の一方の倫理の搭信を創御する手段とを備え る、請求項13ないし15のいずれかに記載の半導体装 쨒.

【精水項17】 前記比較手段は、

前炉内部装圧を制御関模に受ける第1のトランジスタ業 7 b.

前炉第1のトランジスタ素子へ無液を供給する第2のト ランジスタ素子と、

前記第2のトランジスタ素子とカレントミラー国路を構 成し、前記第2のトランジスタ素子を流れる電流に対応 する第1のミラー電流を供給する第3のトランジスタ素

前記法準電圧を制御電機に受け、前記第1のミラー電流 と該制御電板に受けた基準電圧とに従って第1の比較結 40 と、 果個号を生成して前記第1のドライブ楽子へ与える第4 のトランジスな来子と、

前紀第2のトランジスタ素子とカレントミラー回路を構 成し、前記第2のトランジスタ素子が供給する環境に対 広する第2のミラー報流を供給する第5のトランジスタ 素子と、

前記基準電圧を制御電板に受け、前配第2のミラー管理 と前記基準電圧とに従って前記基準電圧と前記内部電圧 との比較効果を示す第2の比較効果保持を生成して輸配

貯幅手段へ与える第6のトランジスタポ子とを備える、 50 前記比較手段の出力に応答して、前記第1の電景ノード

請求項13ないし16のいずれかに配載の半導体装置。 【雑求項18】 外部電源電圧が印加される外部電源/ ードと、

前記外部整備ノードに印加された常汗併号の高板波成分 を確去するローパスフィルタと、

前記ローパスフィルタの出力電圧を受け、所定の電圧レ ベルの基準電圧を生成する基準電圧発生手段と、

前配基準電圧発生手段の出力する基準電圧と内部電源線 上の電圧とを比較し、数比較結果に従って前記外部電流 ノードから前記内部電影線へ雷流を供給し、前記内部管 影線上の電圧を検記基準電圧に対応する電圧レベルに後 持するためのフィードバック制御手段とを備える、半導 伏林窟.

【請求項19】 外部からの電源電圧が印加される外部 雪湯パッドと 前記外部電源パッドに入力部を結合されるローパスフィ

前記ローパスフィルタの出力電圧を一方動作環境電圧と して利用して動作する回路手段とを備える、半導体装

20 雷. 「請求漢20] 前尼比較年級は、

益即内部電源線に一方機が治療される折抗を子と 前配抵抗素子に一定の電池を流す定電流源と、

前記抵抗素子の他方場の採圧と前記基準採圧とを発動的 に嫌辱するカレントミラー型が傾回路とを備える、結束 項1、4、9および11のいずれかに貯御の半導体装 習.

「幼女項21] 施勢の内部管理線と

前配複数の内部電源線各々に対応して設けられ、各々が 30 関連の活性化信号に応答して活性化され、外部から与え られる電機電圧を際圧して内部間遮電圧を生成し、対応 の内部製造線トへ伝達する複数の活性内部施圧手段と、 各前的標準の活性化信号の活性および印活性にかかわら ず常時活性状態とされ、前記外部電源電圧から内部電源 能圧を生成して前記複数の内部電源級へ伝達する常時内 部降圧手段とを備える、半導体装置。

【請求項22】 外部計測譜位供給ノードに互いに分列 に結合され、各々が検記外部環境関位と異なるレベルの 内部電影電圧を発生する複数の内部電源電圧発生回路

動作タイミング信号に応答して、前記複数の内部電貨電 圧発生回路を時分割整様で活性化する活性制御手段とを 備える、半導体装置。

【講求項23】 第1の雷道ノードに与えられる第1の 常要電圧を降圧して第2の智道常圧を脅減線に発生する ための雷波繁圧発生回路であって、 前配電源線上の電圧に相当する電圧と基準電圧とを比較

する比較手段と、 前紀比較手段の出力を増減する増減手段と、

から前記憶源線へ電流を供給する第1のドライブ素子

前に神福手級の出力に応募して、総正外郷電源ノードから前に電源線へ環放を向続する第2のドライブ素子と、 的配電源線へ環放を向端上在相当する第2のドライブ素子と、 のどきの前に基準単行を基準とする前に組制する電圧の 教分後と、前に相当する電圧が放送準準匹となっ の終し基準度圧を基準とする前に相当する電圧の 機分値と、 を加算する加算手段と、

前記加算手段の加算値を示す出力に必答して、前配第2 10 のドライブ素子が供給する運流建を規定加算値に避比例 的に誤称する複節手段とを備える、電影地圧発生可認。 【前求項24】 新記加算手段は、

キャパシタと、 前記基準電圧と前距第2の電道電圧に相当する電圧との

差を増幅する第1の差動増幅手段と、 前記第1の差動増幅手段の出力に従って前記キャパシタ

を充電する手段と、 前記第2の電源電圧に相当する電圧と前記基準電圧との 兼を増幅する第2の差數増幅手段と、

が記事権する場との無知権権手段の出力に応答して、前記キャパ シタを放電する手段とを備える、請求項23に記載の電 適電圧発生回路。

【関収項25】 前記期即手段は、 前形加賀手段の出力を多ピットデジタル使用に穿練する

A/D変換手段と、 前にA/D変換手段からの多ピットデジタル信号の各ピットに対応してかつ互いに並列に設けられかつさらに前

ットに対応してボッコにや・正列におけってボッスとのに明 起第2のドライブ第子と運列に接続され、終記多とット デジタル信号の対応のピット領に従ってオン・オフする 30 復数のトランジスク集子とを含む、接求項22に記載の 個態質に発生回路。

【請求項26】 前記測能手段は、

前記第2のドライブ素子と直列に接続され、前記加算手 段の出力に比例してその抵抗値が変化する可変返抗素子 を含む、請求項23に配載の電源電圧発生回路。

【端求項27】 第1の電源電位を供給する第1の電源 ノードと、第2の電源電位を供給する第2の電源ノード との限に接続される、各々が観音電極を有する第1およ

び第2のドライブ素子、 前紀第2の電源ノードの電位に応答して、前紀第1のド ライブ素子の制御電機の電位を制御する第1の制御手

前記第2の電源ノードの電位に応答して、前記第2のド ライブ素子の制御電磁の電位を制御する第2の制御手段 を備える、電影響圧発生回路。

「請求項28」第1の電源電位を供給する第1の電源 ノードと、第2の電源型位を供給する第2の電源ノード との間に互いに並列に接続される、各々が制御電機を有 する複数のドライブ素子、および前距第2の電源ノード 50 個。

上の電位に応答して、前配複数のドライブ素子の制御電 位を個々独立に設定する手段とを得える、電泳電圧発生 原路。

※ 開始。 【請求項29】 内部ノード上の電圧を一方動作電源電圧として動作する負荷回路と、

キャパシタと、 前記キャパシタの一方電極を所定地位に充電する充電回 路と

路と、 前記負荷回路の動作タイミング信号に応答して、前記キ 1 ャパシタの一方電極を前記内部ノードへ接続する手段と

を備える、半導体装置。 【請求項30】 内部ノード上の電圧を基準電圧と比較 する比較手段と、

電源ノードと前記内部ノードとの別に接続され、約配比 較手級の出力個号に応答して前記電源ノードから前記内 助し、 カードへ電源を併給するドライブ美子と、 キャパシタと、

前記基準電圧よりも高い電圧レベルに前記キャパシタの 一方電極を充電する充電互路と、

前紀負荷回路の動作タイミング信号に応答して、前紀キャパシタの一方電極を前記内部ノードへ接続する手段と を個える、半導体装置。

[請求項31] 活性化時、その一方導道端子へ与えられた環圧をそのゲート電圧に従って他方導道端子へ伝達 する絶縁ゲート型電界効果トランジスタを含む負荷回路 と

出力ノードを有し、前配負押回路の動作タイミング信号 に応答して、前記池場ゲート型電界効果トランジスタの 基板機械へ前記出力ノードを介して所定の電圧を印加す 30 る充電手段と、

前延順件タイミング信号に応答して前配基板領域と前犯 絶縁ゲート型電界効果トランジスタの一方導道端子とを 相互接続する手段とを備える、半導体装置。

【請求項32】 前記動作タイミング信号に応答して、 前記充衡手優と前記基板領域を分離した後、前記所定端 圧よりも創発偏の小さい電圧を前記一方導直端子へ供給 する電圧供給手段をさらに備える、請求項31匹載の半 線体誘端

【鯖求項33】 前配電圧供給手段は、

40 内部ノード上の電圧を基準電圧と比較する比較手段と、 前配比較手段の出力信号に応答して、前記内部ノードへ 電源ノードから電流を供給するドライブ素子と、

蒙配動作タイミング信号に応答して、前記内部ノード上 の電圧を前記一方導通帽子へ与える手段とを備える、間 求項32記載の半導体装置。

【講求項34】 前配負荷回路は、一列のメモリセルが 接続されるピット締封に対して設けられ、該ピット維対 のピット勝の電位を差載的に指摘するセンスアンプであ る、請求項29ないし33のいずれかに記載の半導体接

【請求項35】 入力ノードと出力ノードとを有し、前 紀入力ノードヘ与えられた信号に応答して内部ノード上 の電圧を出力ノード上へ伝達する負荷回路と、 前記負荷四路の動作タイミング信号に応答して、所定網 間前配内部ノードトの部圧を第1の電圧レベルの絶数値 よりも大きく昇圧する手段とを備え、前配負荷回路の非 活性化納前記内部ノードトの常圧は前配第1の電圧レベ ルに経物され、前売食料四路の活性調節の開始時におけ る前記内部ノードの上の電圧の絶対値は前記負荷回路の 活性期間の終了時におけるぞれよりも大きくされる。 第 10 て前配リング発掘器の発掘薄板を高くし、かつ前記内 導体裝置。

【詩求項36】内部電圧を伝達する内部電圧線。 動作タイミング信号に応答した活性化され、活性化財第 1 の基準関圧と前記内部電圧線上の電圧とを比較する第 1の比較回路。

前配第1の比較回路の出力信号に応答して、電源電圧供 給ノードと前記内部電圧線との間に流れる電流の景を開 整する第1のドライブ素子、

前記第1の旅簿資圧より絶対値の大きな第2の基準費圧 と給却内部常圧線 トの雪圧とを比較する第2の比較回 路、および前記第2の比較同路の出力信号に広答して、 約卯栄運貸圧供給ノードと前卯内部署圧線との際に流れ る電流の量を制整する第2のドライブ素子を備える、半 導体装置。

【請求項37】前紀第2の比較四路を前記動作タイミン グ信号に従って所定期間の間のみが作状体とする手段を さらに含む、請求項36記載の半導体装置。

「請求項3.8] 前記第1の基準費圧を前記内部署圧線と の爾圧と比較する第3の比較研究 および前記第3の計 教団路の出力信号に応答して、前記電源電圧供給ノード 30 と前記内部個圧線との間に流れる電流量を開発する第3 のドライブ電子をさらに備える、請求項36または37 に記載の半導体装置。

「特定項39」信楽保圧製に終合され、前記電源電圧提 の供給する質圧よりも絶対値の大きい第1の業圧を存失 して第1の内部電圧無へ伝達する電圧発生手段、 第2の内部電圧線、

前記第2の内部電圧兼上の電圧と基準電圧とを比較する 比較回路と、

圧級から前記第2の内部置圧級へ流れる常波の量を調整 する間接ドライブ手段、および前記第1主をは第2の内 部電圧線上の電圧のレベルを検出し、蒸検出レベルに従 って前記電圧発生手段の電圧発生動作を選択的に活性化 する制御手段とを信える、半導体装置。

【請求項40】 前記第2の内部電圧線上の電圧を受け て予め定められた常圧レベルの内部基準電圧を生成する 内部電圧発生回路をさらに倒える、請求項39に記載の 半導体装置。

【韓求項41】 前於當肝禁牛手段は、

リング登場図と

検記リング発振器の出力信号に応答してチャージボンブ 動作を行なって前記第1の電圧を発生するチャージボン プ回路とを含み、

前記録御手段の出力信号に従って前記リング発揮器の登 振順接数をアナログ的に興整する制御手段をさらに備え る、請求項39記載の半導体装置。

【請求項42】 的配制御手段は、 前記第1または第2の内部電圧線上の電圧の低下に従っ

部電圧線上の電圧の上昇に従って前記発振度波数を低く する手段を含む、錯求項41別數の半導体装置。 【助求項43】 前記リング発振器は、縦続接続される

奇数段のインパータを有し、 前如前衛王傳統

一定信流を供給する定電流回路と、

前記簿 | または第2の電圧線上の電圧に従って供給電流 量が変化する可変電流流と、

前記定備液回路の供給する定備液と前記可変循液液が供 続する電波を合成する電池合成年段と、

前記管接合成手段の出力する保証に対応する保証を前記 斉動師のインパータへ動作管施と1. で供給する毛鼻とた 備える、結求項41配能の半導体装置。

【鯖求項44】 前記リング発振器は、経続接続される 音動的のインパータを含み、

前記納御手段は、 前記第1 全かは第2の電圧線上の電圧のレベルを輸出す るレベル給出手段と

前記して心絵出玉祭のして心絵出係書に従って前即存動 段のインパータへ与えられる動作電流量を開整する顕整 手段とを備える、請求項41記載の半導体整置。

【請求項45】 前記憶圧発生手段は、 国際的に与えられるクロック信号に広答してチャージボ ンプ動作を行なう容量手段と、

前配容量手段により生成された電荷を出力ノードへ伝達 して前記第1の電圧を発生するための、前記容量手級と 前記出力ノードとの間に互いに並列に影響される第1お よび第2の出力素子と、

前記第1または第2の内部電圧被上の電圧レベルを検出 前記比較回路の出力信号に応答して、前記第1の内部電 切 するレベル検出手段と、

前記レベル検出手段のレベル検出信号に応答して、前記 第2の出力素子を前記窓景手段と前に出力ノードとの観 に接続する接続手段とを備える、請求項39記載の半導 体粘键. 【請求項46】 前記章圧発生手段は、

外部から周期的に与えられるクロック信号に応答してチ ヤージボンブ能作を行なう容量変子と、

参記容量素子のチャージボンブ動作により生成された音 荷を出カノードへ伝達する出力数子と、 50 前記測器手段の出力信号に従って前記出力素子の電荷供 給力を製整する手段を備える、請求項39配線の半導体 幼士.

【請求項47】 内部常圧を伝達する雲圧線。 前記像圧線上の業圧と基準業圧とを比較する比較回路。 前記比較回路の出力信号に従って電圧薬と前記電圧線と の間を流れる電流の量を顕整する、互いに並列に前記電 圧派と前記派圧線の間に配置される第1および第2のド

ライブ素子 および動作モード和定標品に広答して、論 記第1のドライブ素子を介しての前記電圧薬と前配電圧 線との間の電流経路を遮断する遮断索子を備える、半郷 10 体裝置。

「請求項48] 内部管圧を伝達する管圧線。 前記雲圧無トの内部常圧と基準常圧とを比較する比較的

前記と較明終の出力侵暴に従ってそのコンダクタンスが 変化する第1の可変コンダクタンス素子、および動作モ ード指定信号に応答して、そのコンダクタンスが変化す

る第2の可能コンダクタンス実子を備え、 前記算1および第2の可変コンダクタンス素子は電圧薬 ノードと前記電圧線との間に直列に接続される、半導体 20

益聚. 「特せゴ401 内部質圧を伝達する内部管圧線 前記内部電圧機上の電圧と基準電圧とを比較する比較回

路、 前記比較回路の出力修号に従って、雷原電圧供給ノード と前記内館留圧鏡との間を流れる電池量を顕彰するドラ イブ索子、および前記分前回路の内容速度を変更する変

更手段を備える、半導体装置。 「排世頭501 対応交易主義は 動作チード指定係長 に応答して、前記比較回路を流れる動作電流量を変更す 30 る手段を含む、請求項49記載の単導体装置。

「請求項51] 前記変更手段は、 所定の電位に選択的かつ固定的に設定されるパッドと、 前紀パッドの僧作に広答して、前紀と約回路を連れる動 作量抗量を決定する手段とを含む、請求項49記載の半

湖伏钻竖, [請求項52] 前紀楽更手段は、

前記比較回路の動作業液供給経路に互いに並列に設けら れる複数の雷波供給素子と、

前記複数の電流供給素子それぞれに対応して設けられ、 対応の電流供給素子と直列に設けられる溶断可能なリン ク素子とを含む、請求項49記載の半導体装置。

【請求項53】 外部から周期的に与えられるクロック 信号の周波数に応じた信号を出力する顕波数検出手段、 前記周波数検出手段の出力信号に従って、その供給電流 量が変化する可変電流供給手段、

前記可密電流供給手段の供給する電流に参ってその画圧 レベルが変化する基準領圧を発生する基準賃圧発生手

ρą.

段、および前記比較手段の出力信号に従って智測管圧供 給ノードと前配内部賃圧減との間を流れる間流量を調整 するドライブ楽子を倒える、半導仏沙閣。 【糖素項54】 外部から周期的に与えられるクロック

信号の周波数を検出し、該検出した周波数を指定するパ ラメータを出力する周波数検出手段、

複数の、互いに電圧レベルの異なる基準電圧を発生する **非學想在發生主的**

前記パラメータをデコードし、前配複数の基準電圧のう ちの1つを指定する基準電圧指定信号を出力するデコー ド手的.

前配デコード手段の出力する基準電圧指定個号に応答し て、前配複数の基準電圧のうちの1つを選択する選択手 pp.

約配選択手段が選択して出力する系準電圧と内部電圧線 上の電圧とを比較する比較手段、および前紀比較手段の 出力信号に従って雷流電圧供給ノードと前記内部電圧機 との概を流れる間流量を調整するドライブ数子を備え る. 车運化禁電.

【請求項55】 基準電圧伝達線、

前記基準電圧伝達線上の電圧と内部電圧線上の電圧とを 比較する比較手段、

前記比較手段の出力信号に従って電源電圧ノードと前記 内部電圧減との間を流れる電流量を調整する第1のドラ イプ素子、および前記内部常円線上の管圧と前記其路信 圧伝連載上の電圧とを比較し、該比較結果に従って前記 基準電圧伝達線上の電圧レベルを調整する基準電圧制御

手段を備える、半導体管質。 【精求項56】 前記基準常圧制御手段は、

前記内部電圧線上の電圧と前記載準置圧伝達線上の電圧 とを、前記比較手段と同じ就様で比較する第1の比較同 路上.

並記基準常圧線上の登圧よりも高い電圧が供給される第 1 の電圧ノードと前記基準電圧伝達線との間に結合さ れ、前配第1の比較回路の出力信号に従って前記第1の 電圧ノードから前記基準電圧伝達線へ電流を供給する第 2のドライブ素子と、

前記内部常円線上の常圧と前記基準書圧伝達線上との常 圧を前記比較手段の比較振探と同じ銀様で比較する第2 40 の比較国際と、 前記基準置圧伝達線上の電圧よりも低い電圧が供給され

る第2の電圧ノードと前記託準常圧伝達線との間に結合 され、前記第2の比較回路の出力信号に従って前記基準 電圧伝達線から前配第2の電圧ノードへ電流を放置する 第3のドライプ素子とを備える、請求項55記載の半導 体装置。

【輪求項57】 複数の互いに電圧レベルの異なる結準 電圧を発生する抵抗電圧発生手段.

残略から与えられる鉱物質圧物定位長に従って、前が其 前記紙準電圧と内部電圧線上の電圧とを比較する比較手 50 準電圧発生手段が発生する複数の基準電圧のうち1つの

基準電圧を選択する選択手段、 前記基準電圧選択手段により選択された基準電圧と内部 常圧線上の電圧とを比較する比較手段、および前配比較 手段の出力信号に従って前記内部電圧線と電流ノードと の間を流れる雷流間を調整するドライブ素子を備える。

半導体装置。 【請求項58】 複数の互いに電圧レベルの異なる基準 億圧を発生する基準電圧発生手段、

溶斯可能なリンク素子を含み、前配複数のリンク素子の 溶斯/非溶斯に従って前配複数の基準電圧のうち1つを 10 選択して出力するプログラム回路。

前記プログラム国路により選択された基準電圧と内部選 圧線上の世圧とを比較する比較手段、および前記比較手 段の出力信号に従って電源ノードと前配内部電圧線との 間を流れる電流量を駆然するドライブ変子を備える。適 選从物際。

[請求項59] 基準電圧発生手段。

動作状況を示すパラメータ情報を抽出し、該抽出したパ ラメータ情報に従って前記就進賞圧存生手段の発生する 留圧レベルを履整するレベル開整手段。

前記レベル副整手段により調整された電圧と内部電圧線 上の常圧とを比較する比較手段、および前転比較手段の 出力信号に従って電源ノードと約記内部電圧線との間を 流れる間流量を調整するドライブ素子を備える、半導体

「甜菜項60】 第1の間圧薬に結合され、前配第1の 常円湖の供給する電圧から第1の基準電圧を生成して出 力する基準電圧発生回路、

複数のゲループに分割される負荷回路、および前記複数 圧に従って内部管圧を生成し、対応のグループの負責回 路へ利用のために与える複数の電圧発生者子を備える。 半導体禁膏。

【請求項61】 前記第1の電圧源に結合され、前記第 1の其間領圧上りも絶対値の大きな第2の其機関圧を発

生する第2の基準電圧発生手段と、 各々が前配第2の基準業圧に従って第2の内部電圧を生

成する複数の第2の電圧発生素子と、 前記複数の第2の常用発生素子各々に対応して設ける れ、動作タイミング保容に応答して対応の第2の電圧等 40 生素子が生成する第2の内部電圧を前配複数の負荷回路 に伝達する複数の制御素子をさらに備える、請求項60

好線の単導体装置。 【請求項62】 前紀複数の電圧発生素子の各々は、前 記基準電圧発生手段が発生する基準電圧以上の絶対値を 有する常圧が伝達される電圧供給ノードに結合される一 力活性領域と、対応の負荷回路上にわたって配設される 内部部圧伝達線に結合される他方話性循域と、前記基準 雲圧を伝達する基準電圧伝達線に結合される影響電極と 記絶縁ゲート型電界効果トランジスタのチャネル悩は、 前記内部電圧伝達機の幅と実質的に同じでありかつ前記 負荷回答の構成要素の除版ゲート型電界効果トランジス タのチャネル幅よりも大きくされる。 株式項80記載の 半森体影響。

【結束項63】 前記複数の電圧発生素子の各々は、対 応の負荷国路形成領域に平行に配設される、前記基準電 圧よりも絶対値の大きな電圧を伝達する電圧伝達配根

前配電圧伝達配線と平行に対応の負荷回路上にわたって 配設される内部電圧伝達配線と、

前記電圧伝達を終わよび前配内部電圧伝達を終の間に前 配配圧伝達配線および前記内部電圧伝達配線と平行に配 設される前記基準電圧を伝達する基準電圧配線と、 前記算序伝達配線下に前記算序伝達配線延存方向に沿っ

て延在して形成されかつ前記電圧伝達配線に結合される 一方導通領域と、前記内部電圧伝達配線下に前記内部電 圧伝達配線延在方向に沿って延在して形成されかつ前記 内部部圧伝達配接に結合される他方導消煙域と、前記法 建電圧配線下に前記一方および所方法性領域の間に前記 基準電圧配線と平行に配設されかつ前記基準電圧配線に 納合されるゲート電探を布するトランジスタンを備え

ス 請求項60記録の単準体装置。 [請求項64] 前記複数の電圧発生素子の各々は、 対応の負荷回路上にわたって記録される前記基準常圧よ りも絶対値の大きな智圧を伝達する電圧配線と、 前記書圧配線下に前記書圧配線と平行に所定の幅を有し,

て明確されかつ前記録圧配施に結合される一方派性領域 と、前配一方括性領域と離れて前記電圧配線下に前配所 のグループ各々に対応して配置され、各々が前記基準電 30 定の幅を有して形成される他方活性領域と、前記一方お よび徐方活性領域の間の領域上にありかつ前配管圧配線 下に形成されるゲート雷旋陽とを有する絶縁ゲート御雷

> 春効果トランジスタと. 前記ゲート電極層と前記電圧配線との間に配設されかつ 前記ゲート領極層と結合される、前記基準領圧を伝達す るお物質工を終と

前配性方活性解域に結合され、対応の負荷回路のトラン ジスタ素子へ前配内部電圧を伝達する、前記電圧配線よ り下の際に形成される内部電圧和値を備える、請求項 6 0 記録の半導体装置。

【請求項65】 内部場子に接続する、一方電派電圧を 供給するフレームリード.

前配フレームリードに結合され、前配一方電源電圧を受 けて所定の内部電圧を発生する内部電圧発生回路、 **検記フレームリードと別に、かつすべての外部場子と分** 難して設けられ、かつ前記電圧発生回路の発生する電圧 を受けるように接続されるダミーリード、 単記ダミーリードに結合され、前記ダミーリードからの

電圧を受けて伝達する内部電圧線、および前形内部電圧 を有する絶縁ゲート受賞界効果トランジスタを備え、前 30 鏡上の電圧を利用して所定の動作を行から色質回路を備 える、半導体装置。 【請収項66】 前記内部電圧発生回路は、前記一方電 第電圧と電圧レベルの異なる電圧を発生する、端収項6 5配割の半球体装置。

【請求項67】 前記ダミーリードは、前配フレームリードと異なる層に配置される、請求項65配載の半導体 装置。

【禁求項68】 前紀ダミーリードは、少なくとも1つ のループを有する形状を備える、講求項65記載の半導 休余選。 【請求項69】 前紀フレームリードは一方方面に発行

【請求項69】 前記プレームリードは一方方向に発在 する部分を有し、かつ前記ダミーリードは前記一方方向 と交送する他方方向に延在する部分を有する、請求項6 7記載の半導体装置。

[請求項70] 前記フレームリードと前記ダミーリー ドとは、組合せにおいて平面原的に見てメッシュ形状を 与える形状を個える、請求項67記載の半導体装置。 [請求項71] 電源ノードに結合され、前記電原ノー ドにあまられる側下から高速帽下を寄せしてメイン地域

電源線へ伝達する内部電圧発生手級、 前記メイン内部電源線に互いに並列に結合される複数の サプ内部電源線、および前記メイン内部電源線と各サプ

ックパロルに参照、かないのはルン・フィロールに呼ばを の作電望線との間に配置され、前記メイン電影線と対応 のサブ電源線とを固定的に分離するための複数の分離手 段を備える、半導体機匠。 「韓文郎 7.2 」前に導致の分離手段の条々は、漆断可

能なリンク素子を備える、競求項71記載の半導体装 値。 【請求項73】 前記複数の分離手段の各々は、

[請求項73] 前記複数の分離手段の各々は、 与える何 前記メイン内部電源線と対応のサブ内部電源線との間に 30 体装置。 配役されるスイッチング来子と、 [請求以

格斯可能なリンク素子を含み、前記リンク素子の溶新/ 非常斯に従って、前記スイッチング素子の非導通/導通 状態を決定する信号を発生して前記スイッチング素子に 与える信号発生手段とを備える、請求項71記載の半導 依装置。

[前求項74] 前記内部電圧発生手段は、前記電線ノ ードへ与えられる外部電源電圧を降圧して内部電圧を発 生して前記メインの電源線の返達する内部降圧回路を 会れ、建地線71年載の半導体体理。

【請求項75】 行列状に配設される複数のメモリセル、

前記機数のメモリセルの各行に対応して配面され、各々 に対応の行のメモリセルが接続される複数のワード線、 アドレス信号をデコードし、前紀アドレス信号によりア ドレス信号をデコードし、前紀アドレス信号によりア ドレス信定されたワード線を選択するワード総選択信号 を発生するデコード手段、

所定の電圧レベルの駆動電圧を発生する電圧発生手段。 新記基準電圧発生 各前記ワード線に対応して設けられ、各々が、前記駆動 ドライブ東エン 電下を受ける一方ノードを右口、前記ワード線器板信号 50 ドライブ東エン

総選択信号 【M と、

が対応のワード施がアドレス指定されたことを示すこと に次路して第一クードへらなられた風報程圧を分か ワード能上へ伝達する拒載のワードドライバ、および約 返距域紅圧発士探と前に視数のワードドライバの一方 ノードとの間に対象されてポケードドライバの一方 アドカイルの一方 ドライルの一方 ドライルの一方 ドライルの一方 アを登儀する、半導体基準。

【請求項76】 前配差数のワード総は、各々が所定数 のワード線を有する複数のグループに分割され、

10 解配物艦し手段は、各グループに対応して配置され、グ ループ報定担等に応告して対応のグループのワードドラ イバの一方ノードへ前記録配電圧発生手段からの刷動電 圧を選択例に伝達するスイッチング素子を含む、該求項 7 5記載の半導体装置。

[請求項77] 前記朝離し手級は、各前記ワードドラ イパの一方ノードと前記解最電圧発生手級の脈動電圧出 力能との際に設けられる浩断可能なリンク素子を含む、 請求項75記載の半導体装置。

【請求項78】 前記複数のワード線が、各々が所定数 20 のワード線を有する複数のグループに分割され、 前記切集し手段は、

おいていない。 名前配グループに対応して扱けられ、専選時対応のグループの各ワードドライバの一方ノードへ前記察動電圧を 伝達する複数のスイッチング素子と、

前記スイッチング素子の各々に対応して設けられかつ溶 新可能なリンク素子を含み、前近リンク素子の溶新/素 ・ 部新に従って対応のスイッチング素子の湯温/非導速 決定する個号を発生して前た対応のスイッチング素子へ 与える信号発生手段とを備える、請求項75記載の半導

【構求項79】 内部電圧を伝達する内部電圧伝達線、 互いに 並列に設けられかつ前部内部電圧伝送線上の電圧 を使用して所定の機能を実現する複数の内部回路、 前記線数の内部回路と同じ機能を実現する冗長内部回

路、 前記内部電圧伝送線と各前記内部回路との間に扱ける れ、溶新地対応の内部回路と前記内部伝送線とを切離す 次新可能な権勢のリンクまそ。

【請求項80】 基準電圧を発生する基準電圧発生手段

新記基準電圧発生手段からの基準電圧に従って電圧係ノ ードと内部電圧機の関の電流の流れを生じさせる第1の ドライブをエト 15

前記越速像圧と前記内部常圧線上の電圧とを比較する比

前記比較手段の出力借号に従って前記電圧源ノードと前 紀内部電圧線との間に電流の流れを生じさせる第2のド ライブ索子とを備える、半導体装置。

【請求項81】 第1の基準費圧と、前記第1の基準部 圧よりも絶対値の大きな第2の基準電圧とを発生する基 街雷开發华手段之.

前児第1の基準管圧と内部管圧線 Fの管圧とを比較する 比較手段と、 前記比較手段の出力信号に従って常圧凝ノードから前記

内部電圧線へ指流の流れを生じさせる第1のドライブ素 ŦŁ. 前記第2の基準電圧に従って前記電圧器ノードから前記 内部質圧縮の間に関連の流れを生じさせる第2のドライ

プ密子ンを借える 出進体装置。 【請求項82】 前記比較手段を動作タイミング信号に 従って選択的に活性化させる手段をさらに備える、請求

項80点たは81に記載の半導体装置。 【排水項83】 基準管圧発生手段。

内部費圧線 トの管圧と前記基準管圧とを比較する第1の 対記憶1の比較回路の出力に広答1.7億円回ノードン計

紀内部電圧線との間に電流の流れを生じさせる第1のド 前犯内部御圧線上の御圧と前記基準御圧とを比較する第

2の比較同路。 前紀第2の比較回路の出力に応答して前距電圧等ノード と前配内部電圧線との間に電流の流れを生じさせる第2

前記内部領圧線上の領圧を消費する負荷回路、および前 紀色荷回路の第1の動作モード時、前紀負荷四路の動作 指示信号に応答して前記第1および第2の比較回路を括 性化し、かつ第2の動作モード時、前記動作指示信号に 応答して前記第1の比較回路のみを活性化する制御手段 を描える、半減体結婚、

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は半導体装置に関し、特 に、一定の電圧レベルの電圧が伝達される内部ノードを 40 安定に一定電圧レベルに維持するための構成に関する。 より特定的には、この発明は、外部電源電圧を降圧して 内部環境常圧を生成する内部降圧回路の機能および内部 電圧安定化の構成に関する。

[00002]

【従来の技術】半導体記憶装置の高密度および高集機化 の進展に伴って構成要素である素子が微細化される。こ の微細化された素子の信頼性の改善、信号線の振幅の仮 滅による高速化および低消費業力化のために内部動作器 波僧圧が低くされる。一方において、外部接責であるブ 50 クタンスが低下する。これによりドライブトランジスタ

ロセサおよび論理LSI(大規模集積回路)は、半導体 紀憶装置ほど微矩化は走戻していない。したがって、半 導体記憶装置を用いて処理システムを構築する場合、ブ ロセサなどの電視器圧によりシステム資源電圧が決定さ れる。単一雷波のシステムを構築するために半導体配信 禁電内部において外部電流電圧(システム電流電圧)を 所望のレベルに降圧して内部電源電圧を生成する。この 内部電源電圧を生成するために内部降圧回路が用いられ

る。図133は、従来の内部降圧回路の構成を概略的に 10 示す因である。図133において、内部弥圧回路10 は、外部電流電圧VCEと接地電圧VSSから一定の情 圧レベルの基準電圧Vre fを生成する基準電圧発生回 路42、内部製酒締5 Fの内部製液電圧VCI2批準常 圧発生国路 4 からの基準電圧 V r e f を比較する比較回 路3と、比較四路3の出力信号に応答して外部電源ノー ド (パッド) から内部電源線5へ電流を供給するpチャ ネルMOSトランジスタ2を含む。比較回路3は、その 正入力に内部智道線5上の内部間道電圧VCIを受け、 その含入力に基準管圧発生回路 4 からの基準管圧 V r e 20 「参考ける。したがって、内筋管液管圧VCIが基準管 圧Vrefよりも高いときには、その比較回路3の出力

保具の提供してんは F思する。 【00031 内部影響線5には、この内部の影響度VC I を使用する負荷回路7が設けられる。この負荷回路7 は、内部電流管圧VCIを一方動作電流管圧として動作 する回路であってもよく、またこの内部管理管圧VCI と推動採用VSSから一定の中間採用(たとえば(VC I+VSS) /2) を生成する回路であってもよく、ま

た所定の保荷線をこの内部電源電圧VCIレベルに充電 30 する回路(たとえばセンスアンプ)であってもよい。い ずれの構成においても、この負荷回路では、動作時には 内部循環電圧VCIを使用して動作する回路であればよ い。次にこの図133に示す内部降圧回路の動作を図1 3 4 に示す波形図を参照して説明する。内部電源電圧V CIが一定の電圧レベル(基準電圧Vrefのレベル) のとき、比較回路3の出力信号は所定の電圧レベルにあ る。負荷回路7が動作して内部電源電圧VCIを使用し た場合、この内部電源線5から負荷回路7へ電流が準 れ、内部電源電圧VCIの電圧レベルは低下する。内部 電影電圧VCIが低下すると、比較回路3の出力信号の 徹圧レベルが低下し、応じてpチャネルMOSトランジ スタ(以下、ドライブトランジスタと称す)2のコンダ クタンスが低下し、外部電源ノード1から内部電源線5 へ流れる電流が増加する。このドライプトランジスタ2 を介して流れる電流が負荷回路7が消費する電流よりも 多くなると、内部環道電圧VCIの電圧レベルが上昇す る。内部需要課EVCIの管圧レベルが上昇して基準管 EVrefよりも高くなると、比較回路3の出力信号の

電圧レベルが上昇し、ドライブトランジスタ2のコンダ

17 2から内部背叛線5へ与えられる雷滑間は低減または進 断される。すなわち、内部電影電圧VCIは基準電圧V refよりも高い場合には、ドライブトランジスタ2は

環液を遮断または供給電液量を低減する。内部電影電圧 VCIが基準報圧Vrefよりも低くなった場合には、 ドライブトランジスタ2は多くの電流を外部電源ノード 1から内部電源線5へ供給する。これによって内部電源 電圧VC I は差準電圧Vrefの電圧レベルに維持され Z.

[0004]

【発明が解決しようとする課題】 従来の内部降圧回路の 構成においては、ドライブトランジスタ2、内部電道総 5 および比較同路 3 によりフィードバッケルーブが形成 される。このフィードパックループを利用した内部書類 常用VCIの電圧レベルの副格動作は以下のステップを fter.

- (a) 定常状態での比較回路3の出力信号は一定レベ ルである。この一定レベルは、今、ドライブトランジス タ2を完全にオフ収銭にするHレベル (たとえば外部管 拠電圧VCEレベル)とする。
- (b) 負荷回路7が動作し、内部電源線5から電流を 消費1。内部需導費FVCIが低下する。
- (c) 比較回路3が内部資業資圧VCIと基準電圧V refを比較し、その出力値号のレベルを低下させる。 (d) ドライプトランジスタ2がオン状態となり、外 部間楽ノード!から内部関係施5へ間流を供給する。
- (a) 内部需要値圧VCIの電圧レベルが回復する。 【0005】(f) 比較回路3が内部電源電圧VCI と基準電圧Vrefとを比較し、その出力信号の電圧レ ベルを上昇させる。
- (g) ドライブトランジスタ2がオフ状態となる。 フィードバックループを用いた制御においては、内部電 派電圧VCIの変化が比較直絡3で輸出され、次いで比 較回路3の出力信号に従ってドライブトランジスタ2の ゲート電位が開整され、ドライブトランジスタ2の電流 供給量が限券される。したがって、内部需要電圧VCI が変化してからドライブトランジスタ2の電流供給量が 調整されるまでには時間遅れが生じる。この状況を図1 35を用いて説明する。図135は、内部電影電圧VC ある。図135においては、比較回路3の出力信号は内 部電源電圧VCIと基準電圧Vrefが等しくなったと タには一定の間圧レベルのHレベルに設定される登載を 説明を簡略化するために示す。内部電源電圧VCIの電 圧レベルが低下したとき、少し遅れて比較回路3の出力 信号が低下する。したがって、比較回路3の出力信号に 従ってドライブトランジスタ2の電流供給量が大きくさ れる場合には、既に内部電影電圧VCIはさらに大きく 変化している。この大きく変化した内部電源電圧V C Ⅰ をもとの輩圧レベルに回復させるために大きな緊急が努 50 ベルを制御するフィードバック制御系において生じる。

部電源ノード!から内部電源線5へ供給される(比較回 路3は、後に詳細に説明するが、差動増幅回路の構成を 備えている)。また、内部電流管圧VCIが基準管圧V refの電圧レベルに回復しても、ドライブトランジス タ2は、遅れてオフ状態となるため、内部質質質FVC Iは基準電圧V refよりも上昇し、内部電源電圧VC 1 にオーバーシュートが生じる。 このオーバーシュート は、内部電源線5 に存在するインダクタンス成分により リンギングを生じさせるかまたは負荷回路7の動作によ 10 り内部素質衛圧VCIの電圧レベルが低下する。この状 施が繰り返され、ドライブトランジスタ2のオン状態時 に外部循道ノード1から内部電影線5へ電流が供給され

18

ō., [0006]一方、実現すべき理想的な応答波形におい ては、内部領域電圧VCIの整化に利率に広答してドラ イブトランジス々クを介1.ア内部電道線5へ電流を供給 する。このとき、内部電源電圧VCIの変化量は小さく (電流供給タイミングが厚いため)、高速で内部管道管 圧VCIがもとの基準領圧Vre(のレベルへ復停す

20 る。このときドライブトランジスタ2を介して流れる智 後輩も小さく、大きなオーバーシュートは生じず、内部 電影響用VCIは安容に英雄無用Vrofのレベルに相 優する、理想広等技能と従来の内部等中国路の動作対策 との比較から明らかなように、従来の内部降圧回路の様 成では、内部関係電圧VCIが急激に変化したとき、内 部督集信任VCIにオーバーシュート/アンダーシュー トが生じ、不安定となり、会研回路7の安定動作を保証 することができない。また、オーバーシュート/アンダ ーシュートが繰り返されるため、応じてドライブトラン 30 ジスタ2を介して電流が供給される時間が長くなり、こ

の平導体装置の消費電流が多くなるという問題も生じ る。さらに、このフィードパッケループにおける開教動 作の応答の遅れにより、大きな電法が流れる期間が長く なり、平導体装置の衝費電流が大きくなるという問題が あった。負荷回路7が動作時に消費する電流を補償する ために、ドライブトランジスタクが大きな情符課動力を 持っている場合、そのゲート幅(チャネル幅)が大きく され、そのゲート容量が大きくなるため、比較回路3の 出力信号に応答して即座にドライブトランジスタ2のゲ 1と比較回路3の出力信号との関係を模式的に示す関で 40 一ト音位が変化せず、したがって、上述の応答の遅れの

> 問題は顕著になる。 [0007]また、この応答の遅れにより負荷回路7が 動作!。内部環境管FVCIが急激に変化した場合、ド ライブトランジスタ2は遅れてオン状態となるため、こ の内部電源電圧VCIの電圧レベルが大きく低下すると いう問題もあった。上述のような問題は、一般に、内部 降圧回路のみならず、所定の僧圧レベルに保持すべき出 力信号を比較配路にフィードバックし、比較同路がフィ ドバックされた樹力供号に基づいてその出力供号のレ

19

また、負荷団路が動作するとき、その需要ノードから禁 液を出力ノードへ供給して出力ノードの供号を雪高ノー ド上の電圧レベルにまで駆動する。したがって、電源ノ 一ドの電圧がこの電流消費のために変動し、電源ノイズ が発生する。このとき、この電源ノードから電流を供給 される他の回路の入出力信号のレベルがこの電源ノード の電圧の姿動に従って姿勢し、これらの他の回路で観動 作が生じるという問題が発生する。特に、単導体記憶等 質の動作時において、ピット線充板質時に大きな雷速を 消費するセンスアンプにおいては、電楽ノードの電圧が 10 変動すると、センスアンプトランジスタの駆動力が低下 1. (トランジスタのソースーゲート間重位等が小さくた るため)、高速でセンス動作を行なうことができなくな るという問題が生じ、またこの電源ノードの君圧姿動が 大会い場合には、ピット縦上の論理を振って検知し、誤 ったセンス動作を行なうという問題が生じる。

[0009]

【規則を解決するための手段】請求項1に係る単導体装 間は、第1のノード上の間圧と所定のレベルの基準常圧 とを比較する比較手段と、所定してルの電圧を受ける第 30 2のノードと第1のノードとの間に接続され、比較手段 の出力信号に従って第2のノードから第1のノードへ電 流を供給するためのドライブ素子と、比較手段の出力信 号の振幅の変化を抑制するための振幅抑制手段を備え る。諸求項2に係る半導体装置は、所定レベルの個圧が 伝達される内部ノードと基準製圧とを比較する比較手段 と、この比較手段の出力信号に応答して、内部ノードへ 電泳ノードから電流を供給するドライブ素子と、比較手 別の出力信号の影響が化を抑制する影響物料手段とを翻 える。請求項3に係る半導体装置は、請求項1支たは2 40 に記載される振幅抑制手段は、比較手段の出力部に結合 され、この比較手段の出力信号に従って出力信号のレベ ル変化を小さくするように比較手段の出力部への電流の 往入またはこの比較手段の出力部からの電流の引抜きを 行なう抵抗手段を含む、請求項4に係る半導体制置は、 内部開発線上の管圧を常圧消として用いて動作する負荷 回路と、内部電源線上の電圧と所定のレベルの基準電圧 とを比較する比較手段と、この比較手段の出力信号に応 答して、外部電源電圧を受ける外部電源ノードから内部 電源線へ電流を供給するドライブ素子と、負荷回路の動 50 信号に応答して、内部電道線へ電流を供給する電流供給

作タイミングを示すタイミング信号に応答して、ドライ プ索子が供給する電流量を強制的に増加させる電流制御 手段を備える。

【0010】請求項5に係る半導体装置は、動作タイミ ング信号に応答して活性化され、内部ノード上の電圧を 使用して所定の動作を行なう負荷回路と、この内部ノー ド上の選圧と所定のレベルの基準銀圧と比較する比較手 段と、この比較手段の出力値号に広答して内部ノードへ 電源ノードから電流を供給するドライブ素子と、動作タ イミング信号に応答してドライブ素子が供給する電流量 を増加させる電流制御手段を備える。 精水項 6 に係る電 流制御手段は、請求項4または5に記載された電流制御 手段は、動作タイミング信号を受ける一方領核と、比較 手段の出力部に接続される他方質核とを有するキャパシ タを備える。論式項7に係る単導体特徴は、前式項4元 は5に記載された管理制御手段は、動作タイミング信号 に応答して等減するスイッチング素子と、このスイッチ ング素子を介して比較手段を出力部に結合される一方電 概を有するキャパシタと、このキャパシタの一方電板と 他方電板との間に接続される抵抗男子とを借える。請求 項8に係る半導体整理は、請求項4をたは5に記載の半 再体装置において、比較手段が第1および第2の間後供 **拾ノードを有するカレントミラー同路と、間滂沱と、第** 1の管液供給ノードと雲流深との際に殺けられ、基準管 圧を解除型板に受ける第1のトランジスを走子と、第2 の関連性給ノードン関連限との際におけられ、その制御 電板に負荷回路が使用する電圧を受ける第2のトランジ スタ素子とを備え、また管法制御手段は、基準電圧を削 御爾様に受け、動作タイミング信号に広答して第1の管 液供給ノードと電液器との間に第1のトランジスタ素子 と並列に接続される第3のトランジスタ実子を借える。 【0011】請求項9に係る半導体装置は、内部電源線 上の電圧と所定レベルの基準電圧とを比較する比較手段 と、この比較手段の出力信号に応答して、外部電源電圧 を受ける外部問題ノードから内部管理線へ信流を供給す るドライブ素子と、外部電源ノードへの電源電圧の投入 に応答してドライブ素子を導送状態とする手段を備え る。請求項10に係る半導体装置は、所定のレベルの内 節電圧が伝達される内部ノード上の電圧と基準電圧とを 比較する比較手段と、この比較手段の出力信号に応答し て雲瀬ノードから内部ノードへ留流を供給するドライブ 素子と、意識ノードへの需要能圧の投入に応答して、ド ライブ来子を導通状態とする手的とを備える。 請求項1 1 に係る半導体装置は、動作タイミング信号に応答して 活性化され、内部電源線上の電圧を動作時に使用する負 奈田林と、内部電影線上の電圧と所定のレベルの基準値 圧とを比較する比較手段と、比較手段の出力信号に応答 して、外部健康地圧を受ける外部電源ノードから内部電 凝線へ環境を供給するドライブ素子と、動作タイミング 手段を借える。 【0012】請求項12に係る半導体装置は、動作タイ ミング信号に応答して活性化され、所定のレベルの無圧 が伝達される内部ノード上の電圧を使用する負荷回路 と、電源ノード上の電圧から所定レベルの電圧を生成し て内部ノードトへ伝達する内部電圧生成手段と、この内 部電圧生成手段と別に設けられ、動作タイミング値号に 応答して内部ノードへ電流を供給する電流供給手段を備 える。請求項13に係る半導体装置は、内部電影線上の 内部常圧を所定の基準常圧と比較する比較手段と、比較 10 手段の出力信号に従って外部常道僧圧を受ける外部常道 ノードから内部雷楽線へ繋流を供給する第1のドライブ 素子と、比較手段の出力信号を増幅する増幅手段と、こ の増領手段の出力信号に応答してオン・オフし、外部電 源ノードから内部電源線へ選択的に電流を供給する第2 のドライブ吹子とを備える。請求項14に係る半導体施 置は、内部ノード上の内部電圧を所定の基準電圧と比較 する比較手段と、この比較手段の出力信号に従って、内 第ノード上へ雷楽ノードから雷波を供給する第1のドラ イプ素子と、比較手段の出力信号を開催する関係手段 と、この増幅手段の出力信号に応答してオン・オフし、 電測ノードから内部ノードへ電流を選択的に供給する第 2のドライブ素子を備える。 【0013】請求項15に係る半導体装置は、請求項1 3または14に記載された半導体装置がさらに、嫌悩手 段の出力信号の複幅を制限する振幅参照手段をさらに個 える。 請求項16に係る半導体装置は、請求項15に記 載された振幅市限手段が、比較手段の出力信号を増幅す る第2の増補手段と、この第2の増補手段の出力便号に 応答して増幅手段の出力信号の一方の独垣の振幅を参照 30 する手段とを備える。請求項17に係る半導体装置は、 請求項13ないし16のいずれかに記載された半導体装 置の比較手段が、内部電圧を制御電極に受ける第1のト ランジスタ素子と、この第1のトランジスタ素子へ電流 を供給する第2のトランジスタ素子と、第2のトランジ スタ素子とカレントミラー回路を構成し、第2のトラン ジスタ素子を流れる電流に対応する第1のミラー醤油を 供給する第3のトランジスタ素子と、基準部圧を制御書 板に受け、第2のトランジスタ素子から供給される第1 第1の比較結果信号を生成し、第1のドライブ素子へ与 える第4のトランジスタ素子と、第2のトランジスタ素 イとカレントミラー回路を構成し、この第2のトランジ スタ素子を供給する電流に対応する第2のミラー電流を 供給する第5のトランジスタ素子と、基準電圧を制御業

板に受け、第5のトランジスタ素子が供給する第2の3

ツー留流と該割御置極に受けた基準電圧とに従ってこの

基準管圧と内部能圧との比較結果を示す第2の比較結果

信号を生成して増幅手段へ与える第6のトランジスタ書

子とを備える。

【0014】請求項18に係る平導体装置は、外部前額 常圧が印加される外部繁殖ノードと、この外部繁進ノー ドに印加された電圧信号の高周波成分を除去するローバ スフィルタと、このローパスフィルタの出力電圧から所 定の電圧レベルの基準電圧を生成する基準電圧発生手段 と、この基準電圧発生手段が生成する基準電圧と内部電 緊線上の電圧とを比較し、該比較結果に従って外部電流 ノードから内部電流線へ電流を供給し、内部電道線上の 実圧を基準課圧に対応する管圧レベルに維持するための フィードパック創御手段とを備える。 請求項19に係る 半導体装置は、外部からの電影電圧が印加される外部電

源パッドと、この外部電流パッドに入力部を結合される ローパスフィルタと、このローパスフィルタの出力電圧 を一方動作電源電圧として利用して動作する回路手段と を備える。請求項20に係る半導体装置は、請求項1、 4、9および11のいずれかに記載された半導体装備に 含まれる比較手段が、内部電影線に一方端が接続される 抵抗素子と、この抵抗素子に一定の電流を流す定電流源 と、新物素子の他方師の留正と英雄電圧とを差断的に増 幅するカレントミラー型坩색回路とを備える。 【0015】 請求項21に係る半導体装置は、複数の内

部電源線と、これら複数の内部電流線各々に対応して設

けられ、各々が緊連の派性化側号に広答して派件化さ れ、外部部連貫圧を発圧して内部管道電圧を生成し、移 年成した内部管道管圧を対応の内部管道線トへ伝達する 複数の送性内部降圧手段と、名間違の折性化信品の活性 および非活性にかかわらず常時活性状態とされ、外部電 測電圧から内部電源電圧を生成して複数の内部電源線へ 伝達する背跡内部降圧手段とを備える。 請求項22に係 る半導体装置は、外部電源電位供給ノードに互いに並列 に接続され、各々が外部電流電位と異なるレベルの内部 電源電圧を発生する複数の内部電源電圧発生回路と、動 作タイミング信号に対応してこれら複数の内部電源電圧 発生回路を時分割能様で活性化する活性制御手段とを備 える。請求項23に係る電源電圧発生向路は、雷源線上 の電圧に相当する電圧と基準電圧とを比較する比較手段 と、この比較手段の出力を増幅する増幅手段と、比較手 段の出力に応答して、第1の電源ノードから電源線へ電 液を供給する第1のドライブ主子と、増加手段の出力に のミラー電流と該制御電板に受けた基準電圧とに従って 40 応答して、第1の電源ノードから電源線へ電流を供給す る第2のドライブ素子と、電影線上の電圧に相当する電 圧が基準電圧以上あるときのその基準電圧を基準とする 相当する電圧の種分値と、この相当電圧が基準電圧以下 のときの基準電圧を基準とする相当電圧の箱分値と参加 算する加算手段と、この加算手段の加算値を示す出力に 広答して、第2のドライブ素子が供給する間差量を終知 算値に逆比例的に顕節する開節手段とを備える。

【0016】この加算手段は、好ましくは、キャパシタ と、基準電圧と第2の電源電圧に相当する電圧との差を 50 増棚する第1の差動増帳手段と、この第1の差勤増幅手 23

段の出力に従ってキャパシタを充電する手段と、第2の 雷波雷圧に相当する電圧と基準電圧との差を遊艇する策 2の差別増援手段と、この第2の差動増援手段の出力に 従ってキャパシタを放棄する手段とを備える。調節手段 は、好ましくは、加算手段の出力を多ピットデジタル保 号に姿換するA/D容滑手段と、この多ピットデジタル 信号の各ピットに対応し、かつ互いに並列に設けられか つさらに第2のドライブ素子と直列に接続される。 多ど ットデジタル供号の対応のピット値に従ってオン・オフ する複数のトランジスタ来子を含む。網第手段は、また 10 これに代えて、第2のドライブ素子と直列に接続され、 加算手段の出力に比例的にその抵抗値が変化する可変質 抗素子を含む。請求項27に係る個類類圧発生回路は、 第1の需要単位供給ノードと第2の需要単位供給ノード との間に直列に接続される第1および第2のドライブを 子と、第2の雷道雷位保給ノードの電圧に従って第1の ドライプ表子の制物業指揮位を制御する第1の向衛手段 と、第2の電源電位供給ノードの電圧に従って第2のド ライプ素子の制御電板電位を制御する第2の削御手段と を含む。

【0017】請求項28に係る偿還賃付発生回該は、第 1 の管運営位件給ノードと第2の管運営位件給ノードと の間に互いに並列に接続される複数のドライブ電子と、 第2の情楽館位供給ノードの館位に従って推動のドライ プ素子の制御電板の電位を倒々に独立に設定する制御手 段と備える。請求項29に係る半導体装置は、内部ノー ド上の個圧を一方動作電源電圧として動作する負荷回路 と、キャパシタと、このキャパシタの一方電極を所定電 位に充電する充電回路と、負荷回路の動作タイミング信 へ接続する手段とを備える。請求項30に係る半導体装 置は、内部ノード上の電圧を基準電圧と比較する比較手 段と、電源ノードと内部ノードとの間に推続され、比較 手段の出力信号に応答して需要ノードから内部ノードへ 間流を供給するドライブ素子と、キャパシタと、基準書 圧レベルよりも高い世圧レベルにキャパシタの一方管板 を充電する充電回路と、負荷回路の動作タイミング信号 に応答して、キャパシタの一方電磁を前記内部ノードへ 接続する手段とを信える。 間求項31に係る半導体装置 は、活性化時、その一方導通端子へ与えられた間圧をそ 40 のゲート電圧に従って他方導治電子へ伝達する幹級ゲー ト型電界効果トランジスタを含む負荷回路と、この負荷 回路の動作タイミング供号に応答して、始級ゲートを置 界効果トランジスタの基板領域へ所定の部圧を印刷する ための充電手段と、動作タイミング信号に応答して、基 将領域と終録ゲート型環境が思トランジス々の一方道場 例子とを坦耳接続する毛織とを確える。

【0018】 請求項32に係る平導体装置は、請求項3 1 の装置がさらに、動作タイミング信号に応答して、充 電手段と基板領域を分離した後、所定電圧よりも絶対値 50 って電圧発生手段の電圧発生動作を選択的に活性化する

の小さい電圧を絶縁ゲート型電界効果トランジスタの一 方導通衛子へ供給する電圧供給手段を備える。 請求項3 3に係る半導体装置は、請求項32の電圧供給手段が、 内部ノード上の留圧を基準電圧と比較する比較手段と、 この比較手段の出力信号に応答して、内部ノードへ留流 ノードから間流を保給するドライブ変子と、動作タイミ ング信号に応答して、内部ノード上の電圧を絶縁ゲート 型電界効果トランジスタの一方導透端子へ与える手段と を備える。前求項3.4に係る半導体装置は、請求項2.9 ないし33のいずれかの負荷回路が、一列のメモリセル が推聴されるピット練対に対して受けられ、旅ビット級 対のピット線の部位を英勤的に増増するセンスアンプを 備える。 結成項3.5 に係る半導体装置は、 入力ノードと 出力ノードとを有し、内部ノード上の電圧をその入力ノ ードに与えられた信号に応答してその出力ノードへ伝達 する負荷回路と、負荷回路の動作タイミング信号に応答 して、所定期間内部ノード上の常圧を第1の常圧レベル よりも絶対値を大きくする充電手段とを備える。負荷回 路の非活性化路における内部ノード上の世圧は第1の報 20 圧レベルに維持され、かつ負荷回路の活性期間の開始時 における内部ノードの上の電圧が活性期間の終了時のそ れよりも絶対値が大きくされる。

【日日19】 競食買36に係る単連休益費は 内部管圧

24

を伝達する内部端圧線と、動作タイミング信号に応答し て活性化され、活性化時期1の基準電圧を内部電圧線上 の電圧と比較する第1の比較回路と、この第1の比較回 込の出力信号に従って管理室下供給ノードと前犯内部管 圧線との間に流れる電流量を調整する第1のドライブ素 子と、第1の基準電圧より絶対値の大きな第2の基準電 号に応答して、キャパシタの一方電報を前記内部ノード 30 圧と内部電圧とを比較する第2の比較回路と、この第2 の比較回路の出力信号に従って常道電圧供給ノードと内 御電圧線との間を流れる電流量を開整する第2のドライ プ客子を備える。請求項37に係る半導体装置は、請求 項36の半導体装置がさらに、動作タイミング信号に従 って所定期間第2の比較回路を活性状態とする手段を備 える。請求項38に係る半導体装置は、請求項36また は37の半導体装置が、さらに、第1の基準電圧と内部 電圧線上の内部電圧とを比較する第3の比較回路と、こ の第3の比較回路の出力信号に従って電流電圧供給ノー ドと内部電圧線との個を流れる電流量を顕存する第3の ドライブ索子を備える。 請求項39に係る半導体装置 は、雷悪電圧領に結合され、この雷楽電圧薬が供給する 電圧上りも締役値が大きい第1の電圧を発生して第1の 内部電圧線へ伝達する電圧発生手段と、第2の内部電圧

線と、この第2の内部電圧線上の電圧と基準電圧とを比

較する比較手段と、この比較手段の出力信号に従って第

1の内部電圧線と第2の内部電圧線との間を流れる背流 壁を刺動する電流ドライブ手段と、第1または第2の内

部間圧縮上の電圧のレベルを検出し、 防神出レベルに従

(14)

制御手段とを備える。 【0020】請求項40に係る半導体装置は、請求項3 9に係る半導体装置が、さらに、第2の内部管圧線上の 常圧を受けて所含の常圧レベルの内部基準電圧を生産す る内部電圧発生回路を備える。請求項41に係る平導体 は置け 結束買39のボ圧発生手段がリング発展器と このリング発展器の出力信号に応答してチャージポンプ 動作を行なって第1の常圧を発生するチャージボンプ回 路とを含む。この請求項41に係る半導体装置は、さら に、制御手段の出力信号に従ってこのリング発剤器の祭 10 **扱原検数をアナログ的に餌粉する制御手房を備える。請** 式項42に係る半導体装置は、請求項41の半導体装置 の制御手助が、内部管圧線上の電圧の低下に従ってとの リング発振器の発振周波数を高くし、かつ内部電圧線上 の電圧の上昇時にこの発振問波数を低くする。請求項4 3に係る半導体装置は、請求項41の半導体装置のリン グ発振器が、音数段のインパータを含み、制御手段が、 一定電流を供給する定置法回路と、第1支たは第2の電 圧接上の常圧に従って供給管液量が変化する可変資液器 と、定費済回路の保給する定置液と可容管液層が開始する。 A健治とを会成する健治会は手助と、この型治会は王母 の出力する電流に対応する電流をリング発掘器の奇数段 のインパータへ動作物流として供給する手段とを備え る。

【0021】請求項44に係る半導体装置は、請求項4 1の半導体装置のリング発振器が奇数段のインパータを 含み、制御手段が、第1または第2の電圧線上の電圧の レベルを検出するレベル検出手殺と、このレベル検出手 段のレベル検出信号に従って音数段のインパータへ与え られる動作電液量を開整する顕整手段を備える。 鯖汞項 30 45に係る半導体装置は、請求項39における半導体装 習の僧に発生手段が、クロック信号に応答してチャージ ポンプ動作を行なう容器手段と、この容量手段により生 成された電荷を出力ノードへ伝達して第1の電圧を発生 するための、第1および第2の出力素子を備える。これ 5第1 および第2の出力素子は容量手段と出力ノードと の間に並列に配置される。この管圧発生手段は、さら に、レベル検出手段の出力するレベル検出信号に応答し で第2の出力変子を容量手段と出力ノードとの間に接続 する捻続手段を備える。陰沈項46に係る半線体勧告 は、論求項39の半導体装置の電圧発生手段が、クロッ ク信号に応答してチャージボンブ動作を行なう容量素子 と、この容量素子のチャージポンプ動作により生成され た電荷を出力ノードへ伝達する出力素子と、制御手段の 出力信号に応答して出力素子の電荷供給力を調整する手 段とを備える。

【0022】禁求項47に係る半導体装置は、内部銀圧 を伝達する内部電圧線と、この内部電圧線 1の電圧を基 準能圧と比較する比較手段と、この比較手段の出力信号 寮する、互いに兼列に設けられる第1および第2のドラ イプボ子と、動作モード指定信号に広答して、第1のド ライブ素子を介しての電圧派と内部電圧線との間の電流 経路を遮断する遮断赤子とを備える。 請求項48に係る 半導体装置は、内部電圧を伝達する内部電圧線と、この 内部電圧線上の電圧と基準電圧とを比較する比較手段 と、この比較手段の出力信号に従ってそのコンダクタン スが変化する第1の可変コンダクタンス素子と、動作も

ード指定傾向に応答して、そのコンダクタンスが変化す **る第2の可管コンダクタンスボ干とを備える。これら**節 1 および第2の可変コンダクタンス素子は、電圧原と内 部電圧線との間に直列に接続される。 請求項49に係る 半導体装置は、内部電圧を伝達する内部電圧線と、この 内部電圧線上の電圧と基準電圧とを比較する比較回路 と、この比較回路の出力信号に応答して個圧派ノードと 内部データ線との間を流れる製流器を調整するドライブ 妻子と、比較回路の広等後度を交更する変更手段とを借 žŏ.

「0.0.2.3】類求選5.0に英本半導体製費は、この数型 頭49の変要重要が、動作モード指定者をい次案1.7 この比較回路を流れる動作電流量を変更する手段を含 む。請求項51に係る半導体装置は、請求項49の姿更 手段が、所定の電位に選択的にかつ固定的に設定される パッドと、このパッドの質位に広答して、比較同略を接 れる動作管法の概を決定する手段とを含む、輸出道5.2 に係る半導体装置は、請求項49の変更手段が、比較回 路の動作電流供給経路に互いに並列に設けられる複数の 電流供給素子と、各電流供給素子と度列に設けられる。 選択的に溶断される複数の溶断可能なリンク音子とを含 む。請求項53に係る半導体装置は、外部から周期的に 与えられるクロック信号の周波数に応じた信号を出力す

る馬波数検出手段と、この周波数検出手段の出力信号に 従ってその供給電流量が変化する可変電流供給手段と、 この可変電流供給手段の供給する電流に従ってレベルが 変化する基準電圧を発生する基準電圧発生手段と、この 基準常圧発生手段からの基準常圧と内部電圧練上の常圧 とを比較する比較手段と、この比較手段の出力保長に従 って内部雲圧線と雲圧返ノードとの間を流れる電浴量を 御尊するドライブ妻子とを備える。

【0024】請求期54に係る出導体装置は、外部から 四期的に与えられるクロック信号の河放数を検出し、こ の検出した関波数を指定するパラメータを出力する用波 数線出手段と、複数の互いに間圧レベルの異なる基準管 圧を発生する基準費圧発生手段と、この固度数検出手段 からのパラメータをデコードし、複数の基準常圧のうち の1つを数字する基準電圧指定信号を出力するデコード 手腕と、このデコード手腕の出力する基準電圧指定信息 に応答して複数の基準電圧のうちの1つを選択して出力 する選択手段と、この選択手段の出力する基準電圧と内 に従って内部電圧派と電圧線との間に流れる電流型を調 50 部道圧線上の電圧とを比較する比較手段と、この比較手 段の出力信号に従って雪圧返ノードと内部電圧線との配 を流れる電流量を調整するドライブ素子とを備える。調 求項55に係る半導体装置は、基準電圧伝達線と、この 基準電圧伝達線上の電圧と内部電圧線上の電圧とを比較 する比較手段と、この比較手段の出力信号に従って電圧 順ノードと内部電圧線との間を流れる電流量を顕確する

第1のドライブ素子と、内部電圧線上の常圧と基準常圧 伝達線上の電圧とを比較し、その比較熱果に従って基準 電圧伝送線上の電圧レベルを調整する基準電圧制御手段 とを備える. 【0025】前求項56に係る半導休装置は、請求項5 5 の半導体装置の基準電圧制御手段が、内部電圧線上の 常圧と基準常圧伝達線上の電圧とを比較する第1の比較

同路と、基準電圧伝達線上の電圧よりも高い電圧を供給 する第1の電圧ノードと基準電圧伝道線との間に結合さ れ、第1の比較回路の出力信号に従って第1の電圧ノー ドから基準電圧伝達線へ電流を供給する第2のドライブ 素子と、内部電圧線上の電圧と基準電圧伝達線上の電圧 とを比較する第2の比較回路と、基準電圧伝達線上の電 圧よりも低い電圧が供給される第2の電圧ノードと基準 20 電圧伝達線との壁に結合され、第2の比較回路の出力使 号に従って基準管圧伝達締から第2の電圧ノードへ会達 を妨碍する第2のドライブ素子とを催える。これら第1 お上げ渡っの分約四路は分ി等等と同一の総話で分割 作を実行する。請求項57に係る半導体装置は、複数の 互いに電圧レベルの異なる基準電圧を発生する基準電圧 発生手段と、基準信圧を指定する基準信圧指定信号を発 生する手段と、この基準管圧指定信号に応答して抵牾部 圧発中手段が出力する複数の基準管圧のうちの1つの基 機関圧を選択する選択手段と、この基準管圧誘拐手段が 30 選択する基準電圧と内部電圧線上の電圧とを比較する比 収手段と、この比較手段の出力信号に従って電圧源ノー ドと内部電圧線との間を流れる電流量を調整するドライ プ索子とを信える。

【0028】 請求項58に係る半導体禁管は、振動の下 いに異なる電圧レベルの基準電圧を発生する基準電圧発 生手段と、溶断可能なリンク素子を含み、複数の基準電 圧の1つを指定するプログラム回路と、このプログラム 四路により指定された基準電圧を選択する基準電圧適択 手段と、この基準電圧選択手段が選択する基準電圧を内 の 部間圧線上の間圧と比較する比較手段と、この比較手段 の出力信号に従って常圧派ノードと内部常圧線との群を **治れる常液量を顕粋するドライブ素子とを備える。 請求** 項59に係る半導体禁御は、基準費圧を発生する基準管 **戸禁牛手労と、動作状況を示すパラメータ情報を抽出** し、この抽出したパラメータ情報に従って基準電圧発生 手段が発生する電圧レベルを調整するレベル調整手段 と、このレベル側整手段で興整された電圧と内部電圧機 上の電圧とを比較する比較手段と、この比較手段の出力 借号に従って管圧剤ノードと内部電圧線との間を流れる 50 方活性領域の間に電圧影響下に形成されるゲート管板器

能控想を調整するドライブ素子とを備える。請求項BO に係る半導体装置は、第1の電圧源に結合され、第1の 電圧振が供給する電圧から第1の基準電圧を生成して出 力する基準電圧発生回路と、複数のグループに分割され る負荷回路と、複数のグループ各々に対応して配置さ れ、各々が基準電圧に従って内部電圧を生成し、対応の グループの負荷回路へその利用のために与える複数の常 圧発生素子とを備える。

78

【0027】 請求項61に係る半導体装置は、請求項6 10 0における半導体装置が、さらに、第1の常圧湖に結合 され。第1の基準管圧よりも絶対値の大きい第2の基準 家圧を発生する第2の基準常圧発生手段と、冬々がこの 第2の基準電圧に従う第2の内部電圧を生成する複数の 第2の電圧発生素子と、これら複数の第2の電圧発生素 子各々に対応して粉けられ、動作タイミンが信息に広答 して対応の第2の電圧発生素子の生成する第2の内部管 圧を複数の負荷回路へ伝達する複数の制御素子を備え る。請求項62に係る半導体装置は、請求項60の半導 体整體の複数の電圧発生素子の各々が、基準電圧の絶対 値よりも大きな雲圧を保給する電圧供給ノードに納合さ れる一方沃性領域と、対応の急症同路上にわたって配粉 される内部管圧線に試合される何大抵性領域と、基準管 圧を伝達する基準側圧伝達線に紹介される制御管備とを 有する絶縁ゲート型電界効果トランジスタを備える。こ の総縁ゲート型電界効果トランジスタのチャネル領は内 部電圧線の幅と実質的に同じであり、かつ食荷回路の構 症要素として含まれる絶縁ゲート型電界効果トランジス

タのチャネル幅よりも大きくされる。 【0028】 建攻項63に係る半導公林製は、 対攻項6 0の複数の電圧要子の各々が、対応の角荷可数形成保護 に平行に配設されて電圧派からの電圧を伝達する電圧伝 進配線と、この領圧伝達配線と平行に対応の負荷回路上 にわたって配数する内部管圧伝達配線と、管圧伝達配線 および内部電圧伝達配線の間に、これらの伝道配線と平 行に配換される基準管圧を伝達する基準管圧配線と、管 圧伝達配線下にこの電圧伝達配線の延在方向に沿って延 在して形成されかつ電圧伝達配線に結合される一方活性 領域と、内部単圧伝達を練下にこの内部電圧伝達を練の 延在方向に沿って延在して形成されかつ内部電圧伝達配 線に結合される他方派作領域と、基準管圧和線下に一方 および他方状性領域と平行に配設されかつ基準常圧伝達 配線に結合されるゲート電板を有するトランジスタとか 個える。請求項64に係る半導体装置は、請求項60の 複数の電圧素子の各々が、対応の負荷回路上にわたって 配設される、この基準電圧の絶対値よりも大きな電圧を 伝達する電圧配線と、この電圧配線下に電圧配線と平行 に所定の幅を有して形成される一方活性領域と、この保 圧配験下に一方活性領域と平行にかつ離れて所定の報を 有して形成される動方活性領域と、これら一方および他

子を含む。

とを有する絶縁ゲート型電界効果トランジスタと、この ゲート電磁層と電圧配線との間の層に配設されかつこの ゲート電板層と結合される、基準電圧を伝達する基準部 圧配線と、他方活性領域に結合され、対応の負責回路の 構成要素のトランジスタ素子へ内部業圧を伝達する。雷 圧配験より下の層に形成される内部電圧線としての内部 雲圧配線を備える。

[0029] 請求項65に係る半導体装置は、外部端子 に接続される、電源電圧を供給するフレームリードと、 このフレームリードに結合されて、常楽館圧を受けて所 10 定の内部電圧を発生する電圧発生回絡と、フレームリー ドと別に、外部属子と分離して設けられかつ部圧発生回 路が発生した银圧を受けるように接続されるダミーリー ドと、このダミーリードに結合され、このダミーリード からの電圧を受けて伝達する内部電圧線と、この内部電 圧縮を利用する台だ田路とを構える、建プ国ののに係る 半導体被置は、請求項65の内部電圧発生回路が、電源 常圧と常圧レベルの異なる常圧を発生する。 請求項67 に係る半導体装置は、請求項65におけるダミーリード が、フレームリードと長なる際に配置される。請求項6 20 8に係る半導体装御は、建設策65の単導体装置のダミ ーリードが、少なくとも1つのループを育する形状を備 まる、総立項RQに係る生態体強要は、独立項R7のフ レームリードが一方方向に延在する部分を有し、ダミー リードはその一方方向と交換する他方方向に延存する部 分とを有する。

【0030】請求項70に係る半導体装置は、請求項6 7の半導体装置において、フレームリードとダミーリー ドとが平面図的に見てメッシュ形状を実現する形状を備 える。請求項71に係る半導体装置は、電圧源ノードに 30 子に対応して設けられ、かつ各々が倍断可能なリンク素 結合され、この電圧派ノードに与えられる電圧から基準 保圧を発生してメイン内部電道線へ伝達する内部電圧等 生手段と、このメイン内部間連続に並列に結合される物 数のサブ内部電源線と、メイン内部電源線と各サブ内部 常原線との間に影響され、メイン電源線と対応のサブ電 領接とを団定的に分離するための機関の分離手段を備え る。 請求項72に係る半導体装置は、請求項71におけ る分離手段が、溶新可能なリンク素子を備える。請求項 73に係る半導体装置は、請求項71の半導体装置の分 離手段が、メイン内部製造線と対応のサプ内部製造を4 4 津勤とを切断す状態可能な複数のリンク表子と、内部管 の間に配設されるスイッチング素子と、溶断可能なリン ク素子を含み、このリンク素子の溶新/非溶新に従って スイッチング東子を選派/非導派技能を持定する信号を 発生してスイッチング素子に与える何号発生手段とを備 える。

【0031】請求項7.4に係る空間体禁煙は 補申項7 1の半導体装置の内部電圧発生手段が、外部電源電圧を 降圧して内部常圧を発生する内部降圧回路を備える。昔 求項75に係る半導体装置は、行列状に配設される複数 **載され、各々に対応の行のメモリセルが接続される複数** のワード絵と、アドレス信号をデコードしてアドレス指 定されたワード線を選択するワード線選択信号を発生す るデコード手段と、脳動電圧発生手段と、各ワード接に 対応して設けられ、この駆動電圧を受ける一方ノードを 有し、ザード輸送状態号が対応のザード線がアドレス指 定されたことを示すことに応答して、この一方ノードへ 与えられた駆動電圧を対応のワード級上へ伝達する複数 のワードドライバと、駆動撃圧発生手段と複数のワード ドライバの各一方ノードとの間に物続され、 冬ワードド ライパの一方ノードと駆動電圧発生手段とを選択的に切 都すための明整し手段とを備える。 精収増7.6に係る※ 導体装置は、請求項75の半導体装置において、複数の ワード線が、各々が所定数のワード線を有する複数のグ ループに分割され、この切離し手設は、各グループに対 応して配置され、グループ指定信号に広答して対応のグ ループの各ワードドライバの一方ノードへ駆動衛圧発生 手段からの蘇聯議圧を選択的に伝達するスイッチング素

5の半導体装置の切離し手段が、各ワードドライバの一 方ノードと駆動電圧発生手段からの駆動電圧を伝達する 駆動電圧線との間に設けられる溶断可能なリンク男子を 含む。 請求項78に係る挙導体装置は、請求項75の半 導体装置において、複数のワード線が、各々が形容数の ワード報を含む複数のグループに分割され、かつ切離し 手段が、 各グループに対応しておけられ、 満洲統分内の グループの各ワードドライパの一方ノードへ駆動電圧を 伝達する複数のスイッチング素子と、各スイッチング素 子を含み、このリンク素子の溶断/非溶新に従って対広 のスイッチング変子の導導/非漢語分離を決定する信号 を発生して対応のスイッチング素子へ与える信号発生手 段とを備える。請求項79に係る半導体装置は、内部領 圧を伝達する内部電圧伝達線と、互いに並列に設けら れ、この内部電圧伝達線上の電圧を使用して所定の機能 を実現する複数の内部回路と、これら複数の内部回路と 同じ機能を実現する冗長内部同時と、内部電圧線と各内 部回路の間におけられ、溶断時対応の内部回路と内部伝 圧伝連線と前記冗長内部回路との間に設けられ、導通時

【0032】請求項77に係る単導体装置は、請求班7

のリンク素子の溶新/非溶斯に従ってスイッチング素子 の導通/非導連状態を決定する信号を発生してスイッチ ング素子へ与えるプログラム回路とを得える。 【0033】請求項80の半導体装置は、基準銀圧を発 生する基準電圧発生手段と、前記基準電圧発生手段から の基準電圧に従って電圧薬ノードと内部側圧線の限の策 のメモリセルと、複数のメモリセルの各行に対応して配 50 流の流れを生じさせる第1のドライブ素子と、前記基準

この内部電圧伝達線上の電圧を冗長内部回路へ伝達する

スイッチング素子と、溶新可能なリンク素子を含み、こ

31

電圧と前記内部電圧線上の電圧とを比較する比較手段 と、前記比較手段の出力信号に従って前距撃圧弾ノード と前記内部電圧線との間に電流の流れを生じさせる第2 のドライブ素子とを備える。 隣求項81の半導体装置 は、第1の基準電圧と、前配第1の基準電圧よりも絶対 値の大きな第2の基準管圧とを発生する基準管圧発生手 段と、前記第1の基準電圧と内部電圧線上の電圧とを比 較する比較手高と、前記比較手段の樹力供与に従って雷 圧添ノードから前記内部電圧線へ電流の流れを生じさせ る第1のドライブ素子と、前紀第2の基準電圧に従って 10 前記憶圧派ノードから前記内部電圧線の間に電流の流れ を生じさせる第2のドライブ素子とを備える。 請求項8 2の単導体装置は、前記比較手段を動作タイミング側号 に従って選択的に活性化させる手段をさらに備える。誰 式項83に係る半導体装置は、基準管圧発生手段と、こ の基準常圧発生毛粉からの基準像圧と内発像圧線上の意 圧とを比較する第1および第2の比較回路と、第1およ び第2の比較回路の出力にそれぞれ応答して電圧源ノー ドと内部電圧線との間に電流の流れを生じさせる第1お よび第2のドライブ妻子と、第1の動作モード時には痴 20 作モード指示信号に広答して第1および第2の比較同路 を活性化1。 第2の動作モード時には動作モード物派信 長に広答して第1の比較同数のみを活件化する創陶系段 を借える.

[作用] 請求項 | に係る半導体装置においては、比較手 段の出力信号の提幅が制限され、ドライブ素子のオーバ ードライブが抑制され、第1のノード上の電圧のリンギ ングの発生を防止することができる。またこの影響を要 により、比較手段の出力信号が第1のノードの電圧の変 30 動に従って高速に変化することができ、高速に第1のノ 一ドの常圧の変化に達越してこの第1のノードの電圧の レベルを所定レベルに復得させることができる。請求項 2 に係る半導体装置においては、比較手段の出力機等の 袋似が削弱され、ドライブ妻子のオーバードライブが物 制され、これにより内部ノードトの内部電圧のリンギン グの発生を防止することができる。また、振幅知限のた め、比較手段の出力信号が内部ノード上の地圧の変動に 従って高速で変化するため、高速に内部ノード上の電圧 ことができる。請求項3の振幅制限手段としての抵抗手 段は、比較手段の出力信号のレベルに広じてこの比較手 的の出力部に雷消を注入または引物くことにより、比較 手段の出力信号の掲載を制限することにより、無暴な同 路構成で容易に比較手段の出力信号の振幅を制限するこ とができる。これにより、抵抗手段は、ドライブ索子の 動作タイミングをパイアスを与えることにより早くし、 これにより内部電源電圧または内部ノード上の電圧の姿 化に高速に追随してドライブ素子の電流供給量を顕整す ることができる。

【0035】請求項4の平導休装置の電流制御手段は、 負荷回路の動作タイミング信号に従って内部電源線に多 くの電波を供給し、負荷回路の動作時に生じる間流消費 による内部電道電圧の低下を抑制する。 詰式項5 に係る 半導体装置の雷波制御手段は、負荷回路の動作タイミン グ信号に従って内部ノード上へ多くの電流を供給し、こ れにより内部ノード上の電圧を使用する負荷回路の動作 嫌に生じる留施措費による内部ノード Fの億円の低下を 抑制する。請求項6の電流制御手段は、キャパシタを介 して動作タイミング信号を比較手段の出力部へ伝達して おり、高速で負責回路の動作時に内部電源電圧が低下す

32

るときにドライブ電子を介して多くの電流を内部電缆線 へ供給することにより、急前回路の動作時に消費する管 液をこのドライブ業子からの増加した電流により補償 1。 内部電流電圧を安定化する。 請求度7の影響体験器 の間接触調王爵は、動作々イミング併号に広答してキャ パシタ抵抗との並列体を比較手段の出力部に接続してお り、負荷回路の動作時に高速で比較手段の出力信号のレ ベルを変化させることができ、負荷可路の動作に広じて ドライブ電子を介して必要な量の管法を内部管道線トへ 伝達することができる。また、抵抗およびキャパシタに より比較手段の出力信号のレベルを化の指導の拡発およ 75リップル銀分の地所を行かることにより、ドライブ楽

子のオーパードライブを抑制することができる。 【0036】請求項8の半導体装置の背流制御手段は、

カレントミラー型環境手段の第1のトランジスタ表子と 並例に動作タイミング保号に広答して第3のトランジス タ素子が接続され、この増幅手段の比較部を構成するト ランジスな鹿子を送れる間座をアンパランスとすること ができ、このカレントミラー型増留手段の出力併号のレ ベルをシフトさせることができ、応じてドライブ素子の 目標電圧レベルをシフトさせることにより、負荷回路の 動作に紀因する内部業派掌圧または内部ノード上の覚圧 の低下を抑制する。請求項9の半導体装置においては、 外部電源電圧投入時にドライブ索子が導通状態とされ、 内部国連電圧が外部管道電圧に従って高速に立上がり、 外部電源電圧投入後高速で内部電影電圧を立上げて安定 化させることができる。 請求項10の半導体装置におい ては、電影電圧投入時にドライブ素子が専済状態とさ の変化に追願して内部ノードを所定レベルに復帰させる め れ、内部ノード上の電圧がこの電景電圧に従って高速に 立上がり、電源電圧投入時に高速で所定の内部ノード上 の電圧を需要部圧レベルに安定化させることができる。 韓収頭11の半導体装置においては、食店団路の動作を イミング信号に従ってドライブ素子が供給する経路とは 別の経路で内部電源線へ電流を供給し、これにより負荷 回路の動作時における消費電流の増大に伴う内部電流電 圧の低下を防止する。

【0037】 請求項12の半導体装置においては、負荷 回路の動作タイミング信号に従ってドライブ楽子が供給 SD する間接の経路とは別の経路で内部ノードへ電流を供給 し、これにより負荷回路の動作時に生じる消費電流に起 因する内部ノード上の電圧の低下を防止する。請求項1 3の半導体装置においては、比較手段の出力信号に応答 して耐液を供給する第1のドライブ素子と、比較手段の 出力値号を増幅する準備手段の出力便号に応答して電流 を供給する第2のドライブ素子とが設けられている。第 1のドライブ売子は内部影響電圧の変化に広じてこの後 較手段の出力信号に従って内部電源線上へ電流を供給す る。第2のドライブ素子はこの増幅手段の出力信号に応 答して内部智淵服圧の変化に従って高速でオン・オフ し、内部電道線上へ電流を供給し、これにより内部電流 **僧圧の免徴な低下時に第1のドライブ老子の供給費法を** 補償して内部電源電圧の低下を抑制する。請求項14の 半導体装置においては、第1のドライブ素子は、比較手 節の出力信号に広答して、内部ノード Fの電圧の変化に 応じて内部ノードへ電流を供給し、一方、第2のドライ ブ紫子は、増幅手段の出力信号に応答して内部ノード上

の地圧変化に従って高速でオン・オフし、この内部ノー

ドトへ選択的に雷流を供給する。これにより、内部ノー

総関1.7第2のドライブ電子が高速でオンして必要な量 の電流を供給し、内部ノード上の電圧の低下を抑制す

33

[0038] 請求項15の半導体強要においては、増幅 手段の出力信号の搭導が削弱され、これにより第2のド ライブ電子が活動にオン状像とされて過剰電波を供給す るのを防止することができ、内部電源電圧または内部ノ ードトの個圧のオーパーシュートを防止することができ ス、時**少**度1.8の坐底伏特別の提修制御王祭において は、第2の増幅手段が比較手段の出力信号を増幅し、こ 30 であり、小さな駆動力の常時内部降圧手段により、低消 の第2の地域手段の出力信号に従って第2のドライブ素 子を蘇動する地域手段を出力信号の一方の動詞の振幅が 制御されている。第2の指揮手段の出力保号は、第2の ドライブ索子が電流を多く供給すべきか否かを示してお b. したがってこの供給すべき電流量に広じて振艇回回 を行なって第2のドライブ素子の供給電流量を調整する ことができ、内部電源電圧または内部ノード上の電圧の オーバーシュートを防止することができる。 請求項17 の半導体装置においては、比較手段は第1、第2、第3 および第4のトランジスタ素子が第1のカレントミラー 40 は、第1の差動増幅手段が第2の電源電圧のオーパシュ 型比較限を構成し、かつ第1、第2、第5および第6の トランジスタ素子が第2のカレントミラー型化砂瓶を練 成している。したがって、比較器をそれぞれ別々に設け る構成よりも装置規模が伝滅される。また、1つの比較 犯により2つの信号線を共通に駆動する場合に比べて、 第1 および第2の比較器が倒々に駆動する信号線の容量 が低減され、応じて高速で第1および第2の比較器の出 力信号を変化させることができる。また、第3 および第 4のトランジスタ来子ならびに第5および第6のトラン

き、トランジスタサイズを小さくすることができる。 【0039】請求項18の半導体装置において、ローバ スフィルタを介して外部電源電圧が影響電圧発生手段へ 伝達されるため、外部管理管圧がノイズなどにより免徴 に変化してもこのノイズ成分を除去して安定な外部情報 電圧を基準電圧発生手段へ伝達することができ、安定な 基準電圧を生成することができる。 請求項19の半導体 装置においては、ローパスフィルタを介して電源電圧が この電源電圧を使用する回路へ伝流されており、したが 10 って電道電圧がノイズなどの影響により急激に変化して も、このノイズ成分を除去して安定な電源電圧を回路部 へ伝達することができ、阿茲手提は安定に動作すること

ができる。請求項20の半導体装置の比較手段において は、内部電影電圧をレベルシフトしてカレントミラー回 数拠級回路へ与えて抵地型圧と比較しており、カレント ミラー型増幅回路の感度の最もよい領域で動作させるこ とができ、内部電源電圧の変化に正確かつ高速に追敲し てドライブ素子の電流供給量を調整することができ、内 紀像液電圧を安定に生成することができる。 請求項2 1 ド上の電圧の低下時に第1のドライブ素子の供給電流を 20 の半導体装置においては、複数の内部電源線各々に内部 第月手段が終けられており、内部第月手段の各々は活性 を除せたの内部を準備の電圧交化に連絡1.7内部管理管 圧のレベルを調整する。したがって個々の内部降圧手段 の出力の負荷が軽減され、高速で内部電源電圧の変化に 遺跡して安定に内部雷振雷圧のレベルを訓除することが できる。また、スタンパイ時には常時施圧手段が内部質 評電圧を複数の内部電源線に共通に与え、かつそれらの 内部管理論上の管圧レベルを誘移する。スタンパイ語に おいては、内部回路は動作分で、海脊管液はどくわずか 費電流で安定に所定の電圧レベルの内部電道電圧を生成 することができる。また、常時内部施圧手段は複数の内 部電道線に共有されるため、この内部等圧手段の提挙を

源電圧発生回路を時分割施模で活性化し、半導体装置の 動作状況に応じて最適な解動力を持って内部電泳電圧が 発生される。 請求項23の電源電圧発生回路において ートを検出し、第2の差動増幅手段が第2の電源電圧の アンダシュートを検出し、加算手段が積分動作を通じて オーパシュート量とアンダシュート量との差を検出し、 かつ関係手段がオーパシュート量とアンダシュート量と の差に逆比例して第2のドライブ素子の電源線上への供 給電液量を顕微する。顕際手段は、加算手段の加算値が 大きいとき、すなわち、オーパシュート側がアンダシュ ート様より大さい場合には第2のドライブ表子の供給書 道理を仮滅してオーパシュートを抑制し、一方、オーパ ジスタ素子それぞれに流れる電流を小さくすることがで 50 シュート量がアンダシュート量より小さいときには第2

[0040] 請求項22の半導体装置においては、活性

制御手段が、動作タイミング信号に従って複数の内部電

低減することができる。

のドライブ素子の供給電流量を増加させてアンダシュートを抑制し、これにより運動なオーパシュート/アンダ シェートを抑制してオーパシュートおよびアンダシュートをパランスさせ、第2の電源電圧を安定に一定レベル に設持する。

【0041】加算手段が、第1および第2の差動増幅手 段の出力に従ってキャパシタを充敗間を行なう構成とす れば、簡易な構成で正確にアンダシュート量とオーパシ ュート量との差を検出することができる。網節手段を、 加算手段の出力をアナログ/デジタルを換するA/D変 10 換手段と、互いに並列に設けられ、このA/D容物手段 の出力に従ってオン・オフする複数のトランジスタ素子 とで構成すれば、第2のドライブ素子の供給電流量を、 複雑な調整を伴なうことなく、オーパシュート量/アン ダシュート量の差に応じて容易にデジタル的に調整する ことができる。また、調節手段を、加算手段の出力値に 比例して抵抗値が核化する可能抵抗素子で構成すれば、 小占有節律で内部循鎖電圧のアンダシュート量/オーパ シュート景に広じて正確に第2のドライブ素子の供給書 流量を開整することができる。請求項27の発明に従え 20 ば、第1および第2のドライブ素子が高いに独立に第1 および第2の制御手段により第2の電源ノードの電圧に 従って制御電板の間位が調整され、より輪組に第1の間 護電位供給ノードから第2の電源電位供給ノードへの常 治療を顕微することができ、第2の管理管圧を安全化さ せることができる。

[0042] 結攻項28の関係電圧発生回路に従えば、 世別に移けられた維動のドライブ産子の解釈質問覚の行 個々に対立に第2の関連質的に広じて設定され 上り跡 紙にノードへ電流を供給することができ、第2の電源電 30 位を安定化できる。 請求項29の半導体装置において は、負荷団路の動作時にキャパシタの一方電板が内部ノ 一ドに接続され、キャパシタの完置書類により食業回路 の動作時の消費電流を補償して、内部ノードの電圧変動 を抑制する。請求項30の半導体装置においては、内部 ノード上の電圧は、比較手段とドライプ素子とにより基 準備圧レベルに維持される。負荷回路の動作時において は、充電手段により所定電位に充電されたキャパシタが 内部ノードに接続される。これにより、負荷回路動作時 に生じる消費電流の増加はキャパシタにより補償され、 内部ノードの電圧変動が抑制される。比較手段およびド ライブ素子によりこの変動した内部ノードの電圧は高速 で基準電圧レベルへ灰され、内部ノードの電圧を安定に 基準電圧レベルへ維持することができ、負荷回路を安定 に動作させることができる。 請求項31の半導体装置に おいては、絶縁ゲート型電界効果トランジスタの基板値 域へ与えられた間圧により一方導道幾子へ印加される面 圧が高速に変化する。一方導通過子上の電圧を依方導通 似子へ伝達すべき絶縁ゲート型電界効果トランジスタの 一方導通路子とゲート電板の差が従来よりも大きくな

り、大きな駆動力で、この一方導通過子上の常圧を伝達 すべき絶縁ゲート型電界効果トランジスタは、その一方 導通電子から他方導道電子へ電流を供給する。また、一 方導通端子と基板領域とを接続することにより、基板効 果の影響がなくなり、しきい信電圧の絶対値が最小とさ れ、 雷圧を伝達すべき絶縁ゲート型電界効果トランジス タはその一方導道端子から他方導道端子へ高速で置流を 供給する。また、動作開始時において、基板領域のパイ アスが深くされるため、そのチャネル抵抗が実効的に大 さくなり、動作開始時において比較的緩やかに絶縁ゲー ト型業界効果トランジスタのよる空間/投電動作が行か われ、次いでその一方導通端子と基板領域とが相互接続 されてしきい値電圧の絶対値が最小とされて高速で充電 / 放電が行なわれる。したがって、交差結合影場幅回路 において、初期動作時において比較的緩やかに、次いで 高速で動作するという2段取動作を行なうことができ、 微小な雷位等を拡大した後に高速でこの電位差を増留す ることができ、微小部位差を正確にかつ家塊で掛幅する ことのできる差衡哨値回路を実現することができる。 【0043】 韓求項32の半導体装置において、基板領 域と充電手数とを分離した後、この充電電圧よりも絶対 値の小さな電圧を絶縁ゲート型電界効果トランジスタの 一方導道幾子へ供給しているため、食荷田路動作時にお いて高速で所定質圧レベルへ除機ゲートが世界効果トラ ンジスタの一方護道護子を駆動することができる。を

た、この一方導通端子の所定電圧レベルへの駆動時、既 に充電手段により充電された基板が一方導造場子に接続 されており、所定電圧発生回路の出力電圧の姿動はこの 充電手段による充電により抑制され、高速でかつ安定に 所定常圧レベルへと絶縁ゲート引電用効果トランジスタ の一方導通機子を無動することができる。 請求項33の 半導体装置においては、ドライブ素子と比較手段により 所定管圧レベルに推荐される内部ノードが、一方道後後 子に接続されるため、この内部ノードと一方専造場子接 統時において生じる内部ノードの電圧の変動は光電手段 の充電により抑制され、安定に内部ノードの管圧レベル を所定間圧レベルに続待することができる。 請求項34 の平導体等層においては、負荷同誌が半導体が億装置の センスアンプに適用されており、大きな消費電流を生じ む るセンスアンプに対し安定に所望の電圧を供給すること ができ、正確かつ高速で動作するセンスアンプを備える 半導体配憶装置を実現することができる。

(3044) 業末別35の平場技働においては、負責 関係の動物製物性における電源ノードとなりがメード の電影の影響機能制作が、第0411115 りも大きくされて おり、負債国際の動作物、高速で位力ノードを力修ノー ド上の際エレルルをで整断することができる。第293 6に係る平等体装置においては、第2の比較手段および 窓のドライブ素子は、内容重定機との電圧を、第1の 52 技術機能はあります。 37

える電圧よりも高い電圧レベルに設定する。したがって この内部電圧線上の電圧を利用する負荷回路が動作して も、第2の比較回路および第2のドライブ案子によりこ の内部間圧線上の電圧が大幅に低下するのを防止するこ とができ、内部間圧線上の間圧レベルを安定に維持する ことができる。請求項3.7に係る半導体装置において、 第2の比較回路は所定期間のみ動作状態とされているた め、この第2の比較回路における消費電流を低減でき、 かつこの内部電圧線上の電圧が変化する可能性のあると さのみこの内部常圧総上の常圧レベルを第2の基準電圧 10 レベルに設定することができ、内部電圧線上の電圧が不 必要にその絶対値が大きくなるのを防止することがで 女、安定に所領の常圧レベルを新換する常圧を内部電圧

線上に伝達することができる。 「0045] 請求用38に係る半導は装置においては、 第3の分割回数タンが第3のドライブ変子を開けるアン により、第1 および第2の比較回路および第1 および第 2のドライブ素子の管流駆動力を大きくする必要がな く、第1および第2の比較回路および第1および第2の ドライブ素子により、この内部電圧線 Fの億円が急速に 20 変化するのを防止することができ、内部電圧線上の電圧 を安守に所望の景圧しべたに報答することができる。 縁 求項39に係る半導体装置においては、電圧発生手段が 発生した常圧から内部矯圧を生成し、この内部電圧レベ ルに従って留圧発生手段の動作を選択的に活性化してい るため、必要なときのみ電圧発生手腕を動作させること ができ、この間圧発生手段の消費雷波を低減することが できるとともに、内部電圧レベルに応じて第1の電圧レ ベルを安定に維持することができ、応じて内部電圧のレ ベルを安定に維持することができる。請求項40に係る 30 半導体装置においてはこの内部掌圧線上の電圧を用いて 所定の電圧レベルの内部基準電圧を発生しているため、 安定な内部電圧を利用して安定に所定の電圧レベルの内

部高準電圧を生成することができる。 [0046] 請求項41に係る半導体装置においては、 この比較手段の出力信号に従って電圧発生手段に含まれ るリング発振器の発振周波数をアナログ的に調整してい るため、この電圧発生手段の電荷供給力を内部電圧の電 圧レベルに応じて調整することができ、循圧発生手段の 発生する第1の質圧レベルを内部質圧に従って顕整する 40 ことができ、応じて内部電圧レベルを安定化させること ができる。請求項42に係る半導体装置においては、こ の内部銀圧線の銀圧の低下およびト屋それぞれに従って リング発振器の発振周波数を高くおよび低くしているた め、内部電圧の変化に従って電圧発生手段の電荷供給力 を大きくおよび小さくすることができ、応じて内部電圧 の変化に合せて第1の間圧レベルを顕微することがで き、応じて内部電圧の電圧レベルを正確に顕然すること ができる。請求項43に係る半導体装置において、一定 常流を供給する定療法回路と、この第2の電圧無上の電 50 【0049】間求順49に係る半導体禁禁においては

圧に従って変化する可変電流派の供給する電流を合成し て、この合成物域に対応する関係を奇数段のインバータ へ動作業流として供給しているため、奇数労のインバー タの胸作速度をこの第2の内部電圧線上の電圧レベルに 応じて正確に調整することができ、応じて正確に第1の 内部順圧の順圧レベルの調整を介して第2の内部間圧の 選圧レベルを開整することができる。

【0047】請求項44に係る半導体装置においては、 第2の間圧線上の電圧のレベルに従って音数段のインパ ータへ与えられる動作保治を調整1,ているため、この第 2の内部電圧終上の電圧レベルに従ってリング等将級の 動作理波数を顕微することができ、広じて管圧発生回路 の電荷供給力を調整することができ、第1の内部審圧の 電圧レベルの調整を介して第2の内体電圧の電圧レベル を安定に所定電圧レベルに抵持することができる。請求 項45に係る半導体装置においては、第2の内部電圧の 軍圧レベルに従って電圧発生手段を容量手段と出力ノー ドの間に設けられる第1および第2の出力率子を選択的 に物味しているため、この出力ノードを介して与えられ る雷斯曼が内部電圧して心に広じて切除えられ、 簡単な 回路構成で正確に第1および第2の内部電圧の電圧レベ ルを調整することができる。請求項46に係る半導体装 置においては、電圧発生手能に含まれるチャージポンプ 動作を行なう容器素子を出力ノードへ伝達する出力素子 の雷荷供給力を制御手段の出力情号に従って振勢してい るため、この第2の内部管圧線上の管圧レベルに広じて 電圧製生手段から出力される電影器を超標することがで き、応じて第1および第2の内部電圧の電圧レベルを所 定の電圧レベルに安定に維持することができる。

[0048] 請求項47に係る半導体装置においては、 電圧源ノードと内部電圧線の間に並列に設けられる第1 および第2のドライブ変子のうち第1のドライブ変子 が、動作モード指定信号に従って所定の動作モード時に おいては、電流供給動作が禁止されるため、動作モード に応じて電圧導ノードから内部電圧線へ伝達される電流 供給経路の電流供給力を調整することができ、不必要な 雷波消費を転減することができるとともに所定の動作モ 一ド時に必要とされる電流量を安定に供給することがで き、安定に内部復圧の責圧レベルを所留の常圧レベルに 締持することができる。請求項48に係る半導体装置に おいては、面列に接続される第1および第2の可変コン ダクタンス素子において動作モード指定信号に従って第 2の可奈コンダクタンス表子のコンダクタンスか必可1. ているため、動作モードに応じてこの第1および第2の 可変コンダクタンス素子を介して電圧薬ノードから内部 電圧線へ流れる電流量を制節することができ、助作モー ドに応じて最適な関連保险間を設定することができ、動 作モードに広じて安定に内部電圧線トの電圧を所望の管 圧しべルに掛ねすることができる。

電圧※ノードかた内部電圧線へ電流を供給するドライブ 素子の電流供給量を調節するための比較回路の応答速度 を変更するように構成しているため、この半導体装置の 使用状況に応じてドライブ素子が供給する電流調整能力 を従更することができ、急激に内部銀圧線上の電圧が変 化する場合においても安定に内部電圧線トの電圧を所管 の間圧レベルに掛持することができる。 請求項50に係 る半導体効果においては、この比較何路を流れる動作館 流の量を動作モード指定信号に従って変更するように構 成しているので、動作モードに合せて比較回路の応答道 10 度を容易に所望の特性を有する状態に設定することがで きる。請求項51に係る半導体装置においては、パッド の似位をプログラムし、このパッド単位に従って比較回 終を流れる動作能液量を決定しているため、用いられる 用途に応じて最適な広答道度を備える内部電圧発生回路 を容易に実現することができる。請求項52に係る半導 体装置においては、リンク素子の溶筋/非溶断に従って 比較回路の動作電流量を決定しており、正確に所望の応 答道度を備える比較回路を実現することができる。

[0050] 接収項53に係る半導体装置においては、 外部から屋期的に与えられるクロック使号の屋被数に従 って比較四株において比較基準となる基準管圧の保圧し ペルを開整している。したがって、この半導体装置の動 作速度に合せて基準電圧レベルを調整することができ、 広じて内部常圧の高速動作時における大きな姿勢を抑制 することができ、応じて安定に内部電圧を供給すること ができる。また内部留圧の電圧レベルがこの結束準電圧 レベルに応じて設定されるため、クロック保号により動 作课度が決定される場合、内部電圧接上の内部電圧の終 **分信を大きくすることによりこの単導体装置を高速動作 30** させることができ、動作速度に応じた内部電圧を安定に 供給することができる。請求項54に係る半導体装置に おいては、外部から周期的に与えられるクロック信号の 所波数を示すパラメータを抽出し、このパラメータに従 って複数の基準関圧のうちの1つを選択し、この基準費 圧に従って内部電圧線上の電圧レベルを設定しているた め、との半導体装置の動作速度を決定するクロック信号 の馬波敦に応じて内部電圧線上の電圧レベルを調整する ことができ、半導体装置の動作速度に応じた内部電圧を 安定に内部福圧線上に供給することができる。

[005:] 請求項55に係る半導体整要においては、 内部電圧線上の電圧レベルに従って基準電圧の電圧レベ ルを調整しているため、この内部電圧線上の電圧が基準 電圧に応じて設定されるため、内部電圧線上の電圧レベ ルの変化に応じて基準電圧レベルを誘整し、これによ り、高速かつ安定に内部電圧線上の電圧レベルを所定の 常圧レベルに維持することができる。 譲収項56に係る 半導体装置においては、第1および第2の比較回路の出 力信号に従って基準電圧伝道線の充放電を行なっている ため、簡易な国路構成で、内部部圧験上の個圧レベルに 50 形成し、この接縁ゲート配管界外界トランジスタを介し

従って基準電圧レベルを正確に制整することができる。 請求項57に係る半導体装置においては、複数の電圧レ ベルの基準電圧から、内部電圧総上の電圧レベルを基準 **衛圧指定信号に従って選択し、この選択された某準費圧** に従って比較回路およびドライブ者子により内部電圧線 上の順圧レベルを設定しているため、この半導体装置の 使用用途に応じて最適な内部電圧レベルを設定すること ができる。請求項58に係る半導体装置においては、複 数の電圧レベルの基準電圧のうちリンク素子の溶断/非 治断のプログラムにより基準電圧レベルを設定してお り、この平導体装置の用いられる用途に応じて最適な電

圧レベルの試準電圧および内部電圧を与えることができ Z.,

[0052] 禁文項59に係る半導体物質においては半 導体装置の動作状況に従って基準電圧の電圧レベルを調 整しており、この調整された基準電圧に従って内部電圧 線上の電圧レベルが設定されており、動作状況に合せて 正確に内部電圧線上の電圧レベルを所定の電圧レベルに 維持することができる。請求項80に係る半導体妨害に おいては、食荷用路グループそれぞれに対応して配置さ れる管圧発生素子が基準管圧から所留の電圧を発生して 対応の食器回路へ与えており、 概果な回路機能で空作に 内部電圧を生成することができる。またこのとき電圧発 生素子が共通の内部電圧線に接続されているとき、複数 の負荷巨路へは複数の電圧発生素子から内部電圧が供給 されるため、この内部電圧線上の電圧を安定に所定電圧 レベルに維持することができる。 請求項61に係る半導 体特別においては、第2の常圧発生素子が第1の拡進管 圧上りも絶対値の大きな第2の基準管圧に従って内部管 圧を発生して動作なイミング保長に広答して免荷的略へ 与えており、この内部電圧が負荷回路動作時において大 きく変動する可能性があるとき、十分な電荷を供給して この内部領圧線上の間圧の変動を抑制することができ、

【0053】請求項62に係る半導体技術においては、 複数の電圧発生素子の各々が、対応の負荷回路上にわた って配設される内部電圧伝達線と経ば同じチャネル幅を 有する絶縁ゲート型電界効果トランジスタで構成されて 40 おり、この前級ゲート型雷界効果トランジスタを大きた 雷波供給力を備えるため (大きなチャネル何のため). 安定に対応の負荷回路へ所定の電圧レベルの内部電圧を 供給することができる。また、内部電圧伝達線が対応の 負荷回路に対してのみ用いられているため、負荷回路そ れぞれに対し内部電圧が配線抵抗により内部電圧が変動 するのを抑制することができ、各負荷回路に対し所定の 電圧レベルの内部電圧を安定に供給することができる。 請求項63に係る半導体装置においては、負荷回路に沿 う雲圏配施下に、絶縁ゲート印筒界効果トランジスタを

内部管圧を安定に所定管圧レベルに維持することができ

て対応の負荷回路へ内部電圧を伝達しており、この絶縁 ゲート型電界効果トランジスタのチャネル幅を間調配験

好在方向に沿って広くすることができ、大きな雷波駆動 力を有するトランジスタにより、対応の負荷回路へ安定 に所留の輩圧レベルの内部電圧を供給することができ

【0054】またトランジスタのゲートは、ゲート電板 層と基準電圧伝達線との2層構造とすれば、この基準電 圧伝達線を低抵抗とすることにより安定にトランジスタ のゲート管様へ所定の管圧レベルの基準管圧を伝達する 10 ことができ、各負荷回路対応のトランジスタにおける基 準銀圧レベルの変動を抑制することができる。 講求項6 4に係る半導体装置においては、負荷回路上にわたって 配線される電圧配線の下にこの電圧配線延在方向に沿っ て所定の幅を有する絶縁ゲート型世界効果トランジスタ を形成しており、この絶縁ゲート型電界効果トランジス タを介して対応の負荷回路へ内部電圧を供給しているた め、内部領圧伝達のための配験を負荷回路外部の構成事 紫の紅耳物鏡のための配線と関一配線屋で形成すること ができ、会分な配線器が不要とされるとともに、内部第 20 圧伝達のための負荷回路における配線レイアウトが容易 かつ最適化される。精求項65に係る半導体装置におい ては、外部端子接続に用いられるフレームリードと同程 度の幅を有するフレームリード (ダミーリード)を用い 7内部留圧を伝達するように構成しているため、この内 部質圧伝達のための配摘板核を大幅に低減することがで 会、配線抵抗の影響を受けることなく安定に内部管圧を

伝達することができる。 [0055] 請求項66に係る半導体装置においては、 この内部常圧は、電源常圧と異なる常圧であり、内部で 30 発生された電圧を所望の回路部分へ安定にその間圧レベ ルを変化させることなく伝達することができる。請求項 67に係る半導体装置においては、内部電圧を伝達する ためのダミーリードが外部ピン囃子に接続されるフレー ムリードと異なる層に配置されており、このフレームリ ードが多層構造とされるためダミーリードおよびフレー ムリードのレイアウトが容易となる。 請求項68に係る 半導体特徴においては、ダミーリードは少なくとも1つ のループを有する形状を備えており、半導体製器が形成 されるチップ上の所望の回路部分へ安定に内部電圧を伝 40 達することができる。またこのループが複数強度けられ、 ている場合、ダミーリード上においてその大きなインダ クタンスポ分により課題重済が生じを集合においても 各ループにおいて逆方向に誘導電流が流れ、このダミー リード上のノイズを相殺することができ、安定に内部置 圧を所望の日路部分へ伝達することができる。 請求項6 9に係る半導体装置においては、ダミーリードとフレー ムリードとは、それぞれ交差する方向に配置される部分 を有しており、ダミーリードを、フレームリードの配置 形状にかかわらず任務の位置に配置することができ、か 50 【0.05.8】徳设道7.5に係る当進休務側においては

つフレームリードと単導体装置内部のパッドとの接続の 影響を受けることなくダミーリードを半導体装置の所領 の同路部分へ捻続することができる。

【0056】 請求項70に係る半導体装置においては、 フレームリードとダミーリードとが年間間的に見てメッ シュ形状を有するように形成されているため、半導体装 置への回路部分へこのダミーリードおよびフレームリー ドからコンタクトを電気的に接続することができ、半導 体装置内部へ安定に外部業圧および領領電圧を伝達する ことができる。またメッシュ形状を有するように配置さ れているため、これらのフレームリードおよびダミーリ 一ド相互間のノイズの影響を、それぞれにおいて逆方向 に流れる誘導電流により相殺することができ、各フレー ムリードとダミーリードとの間のノイズが相互作用して 電源電圧および外部電圧が姿動するのを抑制することが でき、安定に内部電圧および電視電圧をノイズの影響を 受けることなく所望の回路部分へ伝達することができ る。請求項71に係る坐導法禁留においては、接款のサ プ内部管測鏡とメイン内部管照鏡との際にリンク主子を 設け、このメイン内部電影線とサブ内部電源線とを分離 可能としているため、1つのサブ内部電源線において不 良が発生した場合、この不良サブ内部管道線をメイン内 部需連続から切録すことにより、メイン内部関係被上の 電圧レベルを安全に維持することができ、広じて他のサ プ内部電流接上の電圧レベルを安定に一定の電圧レベル

に維持することができる。 「0057] 請求課72に係る出導体装置においては この分離手段を溶断可能なリンク素子で構成しているた めに半導体装置の不良教技工程と同一工程でこのリンク 素子を溶新することにより、不良サブ内部電源線をメイ ン内部需求線から分離することができ、何ら追加の工程 を伴なうことなく容易に不良サブ内部間巡捕とメイン内 部電源線とを分離することができる。 請求項73に係る 半導体装置においては、この分離手段がメイン内部電源 線とサプ内部電源線との間のスイッチング素子と、リン ク索子の溶脈/非溶斯のプログラムによりこのスイッチ ング素子の導通/非導道を決定する信号を発生する信号 発生手段とで構成し、メイン内部電景線とサブ内部電景 線の間をスイッチング素子により常気的に分離するた め、リンク素子溶剤時における溶剤切片がメイン内部電 源線とサブ内部電源との間に飛散し、短絡などが生じる のを防止することができ、確実に不良サブ内部電源線と メイン内部電源線とを切離すことができる。結成項74 に係る半導体装置においては、メイン内部間後線上へは 外部電源電圧を降圧して得られる内部降圧電圧が伝達さ れており、内部降圧電圧が不多により、姿勢するのを防 止することができ、安定に内部降圧電圧を正常なサブ内 部増訓練上へ伝達することができ、各サプ内部電源線に 接続する負荷回路を安定に動作させることができる。

ワード策を選択状態に駆動するワードドライバの駆動器 圧供給ノードと駆動像圧発生手段とを選択的に切離すよ うに構成しているため、ワード線とピット線との短絡お よびこのワードドライバにおけるトランジスタの不良に より大きなリーク電流が生じる場合においても、この不 らワードドライバを駆動電圧発生手段から初離すことに より、駆動電圧発生手段からの駆動電圧を安定に正常な ワードドライバへ伝達することができ、安定に動作する 半導体装置を実現することができる。 論或項7 6に任る 半導体装置においては、切離し手段が、ワード線の各グ ループに対応して設けられるスイッチング素子で構成 し、このスイッチング素子をグループ指定信号に従って 駆動電圧発生手段と対応のワードドライパグループとを 接続するように構成しているため、正常なワードドライ パのグループに対してのみ駆動管圧を伝達することがで *、不良ワードドライバゲループの不良による駆動電圧 の姿态を心ない妻子数で実現することができる。また、 動作時において必要なときのみ駆動業所が対応のワード ドライパグループへ伝達されるため、駆動電圧発生手段 の負荷を経滅することができ、安定にこの駆動電圧を所 20 定保圧レベルに維持することができる。

【0059】 請求項77に係る半導体診療においては、 切飾し手鈴が、 各ワードドライバそれぞれに釣けられ、 収削銀圧を対応のワードドライバへ伝達するためのリン ク素子で構成しているため、各ワードドライバ単位で不 良を救済して安定に駆動電圧を各ワードドライバへ伝達 することができる。また確実に駆動電圧発生手段と不良 ワードドライバとを分離することができる。 請求項78 に係る半導体装置においては、各ワードドライパのグル ープに対応して設けられるスイッチング素子をリンク素 30 子の溶断/非溶断により導通/非導通状態を決定するよ うにプログラムしているため、リンク素子数の増加を伴 うことなく確実に不良ワードドライパグループと駆動電 圧発生手段とを分離することができる。 請求項79に係 る単導体装置においては、複数の内部回路それぞれと内 部電圧線との間にリンク電子を設け、かつこれらの内部 同路と同じ機能を実現する冗長内第回路と内部電圧線と の間にスイッチング素子を設け、不良発生時に不良内部 開格をリンク妻子の診断により内部選下物から切離すと ムにより選択的に導通状態とするように構成しているた め、不良内部回路が内部電圧線上の電圧に顕影響を及ば すのを確実に防止して内部常圧線上の常圧を安定な常圧 レベルに維持することができる。またリンク妻子のプロ グラムにより、スイッチング電子の構造/非構造を設定 しているため、確実にスイッチング学子の講通/非講通 を設定することができる。

[0060] 蒲東項80の半導体装置においては、比較 手のと第1のドライブ素子により内部電圧して心の高端 た姿勢に従って雪流が第1の内部雲圧線へ母給される。 一方、第2のドライブ電子は比較語やかに基準電圧に従 って電圧薬ノードと内部電圧線との間に雪池の流れを生 じさせる。これにより、負荷回路動作時における急激な 内部遺圧の変化を抑制することができるとともに、第2 のドライプ素子駆動のための比較国路が不要となり、消 費留流が低減される。 請求項81に係る発明において は、第2のドライブ素子は第1の基準電圧よりも絶対値 の大きな第2の基準循圧レベルに内部電圧線を保持して おり、したがって負額回改動作誌において内部電圧線ト の電位が変化しても、第1の基準電圧よりも大きく変化 するのを抑制することができ、安定に内部電圧を供給す ることができる。 請求項82に係る発明においては、比 範囲落を負荷回路動作時に合わせて選択的に駆動してい るため、内部電圧線の管圧が大きく変化するときのみ比 **韓田路を動作させることにより、免消な内部質圧変化に** 対応して関連をこの内部電圧接上に供給することがで き、負荷回路に対し安定に内部電圧を供給することがで *****Ζ.

44

【0061】請求項83に係る半導体装置においては、 第1の動作モード時には第1および第2の比較回路を介 して第1および第2のドライブ素子が動作して、高まで 内面雲圧変動を補償し、第2の動作モード時には第1の 比較回路および第1のドライブ素子により内部管圧姿動 が抵抗費電波で補償される。

【実施例】以下、この発明の実施例について説明する。 以下の説明において、本発明の実施例として、外部電源 電圧を降圧して内護派電圧を生成する内部降圧回路につ いて説明するが、本祭用は所定の領圧レベルに保持すべ き内部ノードの電圧レベルを顕彰する同路にも適用する ことができる。まず、本発明の内部落圧回路の特徴的構 成をプロックのレベルで模式的に説明し、最後に本発明 を具体化した半導体記憶装置における内部降圧回路の構

成について説明する。

「実施網1] 図1は、この発明に従う内部間遊像圧発生 回路の第1の実施例の様点を提絡的に示す図である。図 1 において、内部電影電圧発生回路は、内部電影線5上 の内部電影電圧VCIと基準電圧発生回路4からの基準 電圧Vrefを比較する比較回路3と、外部電影ノード ともに、このスイッチング素子をリンク素子のプログラ 40 1と比較回路3の出力部(ノード6)との間に接続され る抵抗素子21と、ノード6と接地電圧供給ノード(以 下、単に接地ノードと称す) VSSの間に接続される抵 抗塞子22と、ノード6上の前圧に従って外部関源ノー ド1から内部電波線5トへ電流を供給するドライブトラ ンジスタ2を含む。外部電源ノード1は、外部電源電圧 VCEを伝達する外部質測線であってもよく、また外部 からの電源電圧が印加されるパッドであってもよい、こ の外部電源ノード1と接地ノードVSSの間に直列に接 続される抵抗素子21および22により、比較回路3の 50 出力信号の観幅を制限する。簡単に図1に示す構成の動 作について説明する。

【0063】比較回路3の出力信号がローレベル側に変 化した場合、外部電源ノード1から電流が抵抗素子21 を介してノード6に供給され、このノード6の電圧の低 下を抑制する。逆に、比較回路3の出力信号はHレベル に向かって変化した場合には、抵抗素子22がこのノー ド6から接換ノードVSSに間接を施すため、ノード6 の衛圧上昇が抑制される。抵抗素子21および2による 比較回路3の出力信号の振幅制限効果は、比較回路3の 出力信号の電圧レベルが抵抗素子21 および22 が抵抗 10 分割によりノード6に与えるパイアス電圧より大きくず れるほど大きくなる。すなわち、比較回路3の出力信号 の板幅が大きくなるほどこの比較回路3の利得(基準常 圧Vrefと内部消滅当圧VCIとの差に封する出力機 長の毎帳の比) が小さくされる。これにより、内部繁選 望圧VCIが急激に変化したときの比較回路3の出力値 号の発振現象を抑制することができる。次に、この抵抗 素子21および22による振幅制限の作用について具体 的に説明する。今、図2に示すように、比較回路3の出 方段においては、外部整測ノード1とノード8の間にス 20 イッチング電子SWIと抵抗電子Zuが根壁され、また ノード6と接地ノードVSSの間に抵抗2dとスイッチ ング素子SW2が投続されている構成を想定する。スイ ッチング素子SW1およびSW2は相補的にオン・オフ 状態となる。この比較回路3の出力段の構成については 後に詳細に説明する。今、ノード6の電位は、初期状態 において抵抗妻子21および22により所定輩圧にパイ アスタれているとする。板柱素子2.1および2.2の板柱 催をそれぞれR1およびR2とすると、ノード6の電圧 が、知準労働において、

45

が、初岸状態において、 V (初期) = R 2 ・ V C E / (R 1 + R 2)

で与えられる。内部国家電ビVCIが研念の電圧レびい ば知電ビVF・e・2、かち電子にとき、比較明高 の出力層の電圧レびかは低下し、ドライブトラシジス タクロコンダクタンスが前所状態のそれよりも大きくさ れ、このドライブトラングスタとを終れる電影 13分支 くされる。この状態において、比較問題3においては、 スイッチングステンドとが大いとがでいまった。 北京・FVS Sへ依然する。このとき、ノード6の緩 接近/ドンドンS、

V= (R2//Rd) · VCE/(R1+(R2//Rd))

ログ で与えられる。ただし、R2/Rdは並列に接続された抵抗素子22および2dの合成基抗値を示す。ただ し、抵抗素子2dの抵抗額はRdとしている。すなわ

っ、 (R2/Rd) = R2・Rd/(R2+Rd) で与えられる。したがって、抵抗素子21および22が 扱けられていない場合には、このノード6の最低到達電 位は接地欄圧VSSである。 【0064】また、ノード6の電圧レベルが上昇する場合、比較調整3においては、スイッチング素ア5W1が オン対職とされ、ノード6は、抵抗素子2uを介して電 減を供給されてその総位が上昇する。このとき、ノード 8の最高等的整理位は、

V=R2 · VCE/((R1//Ru)+R2)

で与えられる。ただし、R1//Ruは抵抗素子21お よび Z u の合成抵抗を示す。抵抗素子 Z 1 および Z 2 が 設けられていないとき、ノード6の最終到達能位は外部 電源電圧VCEとなる。したがって、ノード日の電圧レ ペルは上駆が抵抗素子21、22および20により決定 され、その下駆が抵抗素子Z1、Z2およびZdにより 決定される範囲内で変動する。ノード6の電圧のリンギ ングは、L・d 1/d t に比例する。ただし、L は、ノ ード6に付除する寄生インダクタンスを示し、 Aェ/A tは、ノード6における電流の変化率(時間について の)を示す。したがってノード6の電圧損額を小さくす ることによりd 1/d tを小さくすることができ、比較 回路3の出力信号のリンギングすなわち発展距离を抑制 することができる。この抵抗素子による指揮制器は変た 以下の効果をもたらす。今、図3に示すように抵抗素子 2.1 および2.2 が設けられていない場合には、比較関係 3は、スタンパイ時には外部電源電圧VCEレベルの出 力値号を出力すると想定する(後に説明するように比較 回路3をカレントミラー型増幅回路で構成し、定電流派 をスタンパイ時には遮断状態とすることによりこの条件 が実現される)。一方、抵抗素子21および22により ノード6の電圧をVCR-Vtpの電圧レベルに粉定す る。ただし、V t nはドライブトランジスタ2のしまい値 30 電圧の絶対値を示す。この状態においては、ドライプト ランジスタ2はオフ状態であり、外部電票ノード1から

内部電源航5へは電流は供給しない。 [0085] スタンパイサイクルが完了し、アクティブ サイクルに入り、負荷回路7が動作し、内部電源電圧V C [を使用]。た状能を考える。この自然同時7の動作に より、内部電源線から負荷回路7へ電流が流入し、内部 健康地圧VCIの地圧レベルが低下する。この内部電源 電圧VCIの電圧レベルの低下に従って比較回路3の出 力信号の電圧レベルが低下する。ノード6の電圧レベル の がVCI-Vtp以下の常圧レベルに到達するとドライ プトランジスタ2がオン状態となり、外部電視ノード! から内部関連線5へ銀道を供給する。このとき、従来の 構成においては、比較回路3の出力信号がVCE-Vt p以下となったときにドライブトランジスタ2が電流を 供給する。しかしながら、本発明の場合、抵抗素子21 および22によりこのノード6の電圧レベルはVCE-V t pの電圧レベルに設定されており、したがって、比 鞍回路3の出力信号の電圧レベルが低下すれば即座にド ライブトランジスタ2がオン状態となり、外部電流ノー 50 ド1から内部電視線5へ銀箔を供給する。したがって、

内部電源電圧VCIの変化量が少ないときにドライプト ランジスタ2を介して電液を内部電源線5上へ供給する ことができ、高速で内部電源電圧VCIを所述の電圧レ ベル(基準電圧Vrefレベル)に復居させることがで きる。

る。一方、本発明においては、内部電源電圧VCIの変 化が小さいときにドライブトランジスタクを介して内部 電源線5上へ電流を供給しており、この内部電源電圧V 20 CIの変化速度は小さくすなわち内部電源線上の電流変 化率は小さく、したがって小さなリンギングしか生じな い、これにより、ドライプトランジスタ2がオン状態と なる期間における外部電流ノード1から内部電源線5へ の供給関消費は本枠間の認合、従来の機械に比べて大幅 に小さくされるとともに、内部音楽電圧のリンギングが 小さいため、ドライプトランジスタクを介1.て内部関係 線5へ環流を供給する期間および回数を少なくすること ができ、従来の構成に比べて大幅に、内部管道部圧VC 1を安定化するために外部管理ノード:から内部電影線 30 5へ供給する電流量を小さくすることができる。すなわ ち、半導体装置の消費電流を大幅に低減することができ ることになり、低消費電流で安定に内部電源VCIを生 成することができる。

性が大幅に改善される。 「抵抗素子21、22、2u、および2dの抵抗値の男

[0068] 負荷回路7Aおよび7Bがその動作内容が 異なり、応じてその動作特性も異なる。今、一例とし て、食器同路7Aとしてダイナミック型半導体装置にお ける周辺回路などの施理動作を行なう回路を考え、負荷 四路7Bとして、メモリセルアレイ緊動回路(ピット線 の存所関を行なう回覧 (ヤンスアンプ) 1 を考える。こ のような負荷回路 7 Aおよび 7 Bに対して供給されるペ き内部電源電圧VCIは、図6に示すような条件が要求 される。図6は、ダイナミック製半導体記憶装置の内部 雷波電圧に対して要求される条件を併示的に示す図であ る。図6において、ダイナミック型半導体記憶装置(D RAM) においてよく知られているロウアドレスストロ ープ個長/RASが新作技能のLLペルとされると、こ のDRAMのアクティブ動作が開始される。まず最初に 個号/RASが活性化されると、解辺回路(デコーダ、 パッファ田路、および内部制御信号発生回路) が動作す る (ただし行漢択動作に関係する同路部分)。 これらの 回路すなわち負荷回路7Aは、高速に動作し、その出力 信号を高速で安定状態に設定する必要がある。この場

 裕償する必必があるものの、その内部電源電圧VCIは 高速で所定間圧レベルに回復する必要はない。したがっ てこの場合、負荷回路7Bに対しては、抵抗案子Z1B およびZ2Bの影響が抵抗素子ZuBおよびZdBの影 要よりも大きくされる。比較回路3の出力信号の責圧し ベルの振幅が大きくなるのを抑制する。しかしながら、 負荷回路7 A および7 B いずれに対しても、抵抗素子2 1 A および Z 2 A ならびに抵抗素子 Z 1 B および Z 2 B の振幅物限機能は作用しており、高速応答性および消費 雷流伝滅および比較回路3の出力信号の音響主象の抑制 10 は確実に実現することができる。負荷同路7 a およびF7 bの消費常流の大小に応じてドライブトランジスタ2A および2Bの電流駅向力が併せて調整される。また、表 抗索子21、22、2 u および2 dの抵抗領は、対応の ドライブトランジスタ2が生成する内部電影電圧VCI を使用する食荷回路の動作時性に応じて決定される。 【0070】以上のように、ドライブトランジスタ2の 供給飲液量を削削する比較同路3の出力値等の循端を削

閉する抵抗者子を釣けることにより、比較回路3の出力

修電源電圧VCIを生成することができる。 「抵抗索子の具体的模成1] 図7は、図1に示す抵抗素 子の具体的構成を示す図である。図7においては、抵抗 素子ス1として、ポリシリコンまたは新作用(早期休息 板井面に形成される不解物領域) で形成される抵抗Ra が用いられ、抵抗数子7.2として、回程にポリシリコン または活作器で形成される経緯でもが無いられる。経緯 素子 Z 1 および Z 2を実現する構成としては最も単純で あるが、ノード6の電圧レベルの上昇時に抵抗Rbを介 して管流が接地ノードVSSへ流れ、ノード6の雪圧上 30 に示す模型と同様、ノード6の雪圧レベルの変化に応じ 昇は抑制される。一方、ノード6の常圧レベルの低下時 には、抵抗Raによりノード6の電圧下降が抑制され る。単純な形態であるが、十分にこの比較回路3の出力 信号の振幅を抑制することができる。

[抵抗素子21および22の具体的構成2] 図8は、図 1に示す抵抗素子21および22の第2の異体的構成を 示す図である。図8において、抵抗素子Z1は、そのソ ースが外部電源ノード1に接続され、ゲートおよびドレ インがノード 6に接続される p チャネルM O S トランジ スタPTにより構成され、抵抗素子 Z 2 は、そのゲート 40 c p を受けるように接続される p チャネルMOSトラン およびドレインがノード6に接続され、そのソースが接 地ノードVSSに接続されるnチャネルMOSトランジ スタN Tで構成される。MOSトランジスタPTおよび NTはほぼ同じサイズを備えており、抵抗素子として機 能する。MOSトランジスタは、一般に、そのゲートー ソース影響圧をVgsとし、しきい確電圧の絶対値をV thとすると8(Vgs-Vth)*のドレイン製液を 供給する。ただし、βは、MOSトランジスタのゲート 幅 (チャネル幅) Wとゲート帯 (チャネル帯) Lの比W /Lに比例する定数である。Lかがってノード6の電圧 50 ネルMOSトランジスなN2のゲートーソース開催年は

レベルの変化が大きくなると、MOSトランジスタPT およびNTを介して流れる電流が前辺の自要特性に従っ て変化し、より高速で、比較回路3の出力信号の損傷制 限を行なうことができる。すなわち、ノード6の電圧レ ベルが比較回路3の出力信号に従って上昇すると、pチ ャネルMOSトランジスタPTのゲートーソース間電圧 が低下し、このpチャネルMOSトランジスタPTを介 して外部電流ノード1からノード6へ流れる電流量が上 述の自奨特性を示す式に従って低下し、一方、ロチャネ ルMOSトランジスタNTのゲートーソース開雲圧がト

昇し、このnチャネルMOSトランジスタNTを介して ノードらから接頭ノードVSSへ流れる留流が白要特件 に従って増加する。これにより、ノード6の電圧上昇を より高速で抑制することができる。ノード6の電圧降下 時には逆の動作が行なわれ電圧降下が制限される。 【0071】「紙抗素子Z1およびZ2の構成3】図9

は、図1に示す板摘集子2.1 および2.2 の第3の具体的 構成を示す回である。回9において、抵抗素子21は、 ゲートおよびドレインが64部電道ノード1に接続され、 信号の発振現象を抑引し、安定に所望の電圧レベルの内 20 そのソースがノード 6 に接続される n チャネルM O S ト ランジスタN 1 で構成され、抵抗素子 2 2は、そのソー スがノード6に検読され、ゲートおよびドレインが検地 ノードVSSに接続される pチャネルMOSトランジス タP1で構成される。ノード6の電圧上昇時には、MO S トランジスタ P 1 のゲートーソース間間圧がより負と なり、MOSトランジスタP1がより強くオン分館とな って多くの管座を持す。ノード6の管圧降下時にはMの S トランジスタN 1 がより強くオン状態となって電流を ノード6へ供給する。図9に示す構成においても、図8 TMOSトランジスタNIおよびPIを流れる雷流が向 乗特性に従って変化し、いわゆる「可変抵抗素子」とし て作用し、高速で比較回路3の出力信号の振幅を抑制す

> [抵抗素子Z1およびZ2の具体的構成4] 図!0は、 図1に示す抵抗素子21および22の第4の具体的構成 を示す図である。図10に示す構成においては、抵抗者 子21は、ソースが外部電流ノード1に接続され、ドレ インがノード6に接続され、そのゲートが一定の電圧V ジスタ P 2 で構成され、抵抗素子 Z 2 は、ドレインがノ ード6に接続され、ソースが接地ノードVSSに接続さ れ、そのゲートが一定の電圧Vcnを受けるように接続 される n チャネルMOSトランジスタM2 により構成さ れる。 pチャネルMOSトランジスタT2のゲートーソ 一ス間銀圧はVcn-VCEで一定であり、したがって nチャネルMOSトランジスタT2はそのゲート電圧V c pにより決定されるオン抵抗 (チャネルコンダクタン ス) を有する抵抗素子として機能する。同様に、nチャ

ることができる。

Vcn-VSSで一定であり、nチャネルMOSトラン ジスタはそのゲート電圧Vcnで決定されるオン抵抗 (チャネルコンダクタンス) を有する抵抗素子として機 能する。このMOSトランジスタP2およびN2を用い る構成の場合、ポリシリコンまたは活性層を利用する新 抗に比べて占有困糖を小さくすることができるととも に、ゲート世圧VcnおよびVcnによりMOSトラン ジスタP2およびN2の抵抗値を暴液値に設定すること ができる。

【0072】 [抵抗素子Z1およびZ2の具体例5] 関 10 11は、図1に示す抵抗素子21および22の第5の具 体的構成を示す図である。図11において、抵抗素子2 1は、そのドレインが外部電腦ノード1に接続され、そ のゲートが一定の当圧Vcnnを受けるように接続され かつそのソースがノードらに挙続されるロチャネルMO SトランジスタN 3で構成され、抵抗素子Z 2は、その ソースがノード6に接続され、そのドレインが接地ノー ドVSSに接続され、そのゲートが一定の電圧Vcpp を受けるように接続されるpチャネルMOSトランジス タP3で構成される。MOSトランジスタのドレイン賞 20 液 I d s が、飲和情域においては、 I d s = β (V g s -Vth) で与えられる。すなわち、ドレイン電流I gsは、ゲートーソース間電圧Vgsがしきい値電圧V t hより高くなると流れる。したがって、図11に示す 構成の場合、MOSトランジスタN3は、ノード6の電 圧がVcnn-Vthよりも低くなると電流を供給す る。同様に、pチャネルMOSトランジスタP3は、ノ ード6の意用レベルがVctp+Vtpよりも高くなっ たときにノードらから協能ノードVSSへ雷波を流す。 【0073】 したがって、図12に示すように、VCE 30 [変更例1] 図13は、この発明の第1の実施例の第1 >Vcpp+Vtp>Vcnn-Vtn>VSSという 関係を満たすように電圧VcnnおよびVcppを設定 すれば、提幅制限が行なわれない領域と提幅制限が行な われる領域を設けることができる。すなわち、ノード6 の世圧がVcpp+VtpとVcnn-Vtnの間のと きには、MOSトランジスタN3およびP3がともにオ フ状態となるため、ノード8の電位は比較回路3の出力 信号に従って変化する。したがって、この領域において は、比較回路3の出力信号に対する損傷制限は行なわれ ない。一方、ノード6の電圧がVctp+Vtp以上に 40 上昇した場合には、pチャネルMOSトランジスタP3 がオン状態となり、ノード8から接触ノードVSSへ雪 流を引抜く。したがって、そのときには、比較回路3の 出力信号の電圧レベルの上昇が抑制され、萎縮地設が行 なわれる。また、ノード6の電圧レベルがVcnn-V tnよりも小さくなったときには、MOSトランジスタ N3がオン状態となり、ノード6へ外部電源ノード1か **ら電流を供給し、ノード6の電圧レベルを上昇させるこ** とにより、比較回路3の出力信号に対する振幅制度が行

路3の出力信号が小振振信号の場合には振振制をは何ら 行なわれず、大振幅信号の場合にのみ振幅制限が行なわ れる。比較回路3の出力信号が発振するのは、内部電源 線5上の内部電流電圧VCIが急激に変化し、比較回路 3からの出力信号が大きく変化したときである。したが って、このような比較回路3の出力信号に発振現象が発 生する可能性のあるときにのみ振幅制限を行なうことに より、急激に内部管理管圧VCIが変化しても高速でき の内部電源電圧を安定状態に復得させることができる。 内部電販電圧VCIの変化が小さいかまたはその変化速

度が緩やかな場合には、ノード6の電圧レベルの変化は 小さいかまたは緩やかであり、この場合には、比較回路 3の出力候時の提供制限を行なわないことにより、この 内部派集家EVCIの変化に追請してドライブトランジ スタ2のコンダクタンスを調整することができ、この空 化した内部電源電圧VCIを安定状態へ高速で復用させ ることができる。この構成により、高周波応答特性(内) 部電源電圧VCIが急激に変化したときの応答特性) お よび直流特性(内部電景電圧VCIが緩やかに変化する ときの応算特性) いずれにも優れた内部路圧回路(内部 雷振雷圧発生回路) を実現することができる。

[0074] なお、板材率子21および22としてMO Sトランジスタを用いる場合、これらのMOSトランジ スタの電液駆動力と比較回路3のノード8の充放電を行 なう出力段の構成研究であるMOSトランジスタの電流 駆動力との関係は、比較回路7の動作速度(変たは動作 特性) に応じて決定される。これは先に図5を参照して 説明した板軌値R1、R2、RuおよびRdの原係と同 帯である。

の変更例の内部降圧回路の構成を示す図である。 図13 に示す構成においては、抵抗素子21とノード6との間 に界間制御信号/ENに応答してオン状態となる pチャ ネルMOSトランジスタP4が設けられ、またノード8 と抵抗率子Z2との間に期間前制御号ENに応答してオ ン状態となる n チャネルMOS トランジスタN 4 が設け られる。別問制各信号/ENおよびENは互いに相補な 信号である。この期間制御信号/ENおよびENは、負 荷回路7が動作する期間を定める信号であればよい。た とえば、この内部降圧回路が半導体影像装備に適用され る場合には、この財団制御信号/ENとして、ロウアド レスストロープ併号/RASまたはチップセレクト信号 /CSを利用することができる。

【0075】また、図13においては、比較回路3は、 原間知動信号FNに広答して活件化される情情増として のカチャネルMOSトランジス々NSを含むように元さ れる。比較回路3は、外部電弧ノード1に与えられる外 部電源環圧VCEを一方動作電源電圧として動作し、基 準備圧Vrefと内部指揮衛圧VCIを比較するが、と なわれる。すなわち、図11に示す構成により、比較回 50 の比較回路3は、後にその構成は評細に限用するが、カ (28)

レントミラー型芝動増製回路の構成を備えており、この カレントミラー型差動増幅回路の電流圏としてMOSト ランジスタN5が動作する。したがって期間制御信号E Nが非活性状態のLレベルのときには、比較顕終3の出 力信号は外部電源電圧VCEレベルとなる。次に関13 に示す機成の動作についてその動作波形図である図14 を参照して説明する。集団劇御信号ENおよび/ENが 非活性状態のしレベルおよびHレベルにそれぞれあると さには、MOSトランジスタP4およびN4はともにオ フ状態であり、ノード6は、抵抗素子2 | および2 2か 10 ら分解される。したがって、この状態においては、外部 常派ノード1から接地ノードVSSへ満れる間流の経路 は遮断され、電流消費が防止される。また、比較回路3 においては、MOSトランジスタN5がオフ状態にさ カ、 学動団路3は非派件技能にあり、その出力機器は列 部電源電圧VCEレベルである。したがって、ノード6 の常圧レベルは外部常振常圧VCEレベルになり、ドラ イプトランジスタ2もオフ状態になる。この問題は、ス タンパイ期間であり、負荷回路7は動作せず、したがっ て内部質素質圧VCIは低とんど使用されず(負荷飼路 20 7におけるスタンパイ管液による管液消費が存在するだ けである)、内部電源電圧VCIはほぼ一定値を維持す

[0076] アクティブサイクルが始まると、期間前犯 信号ENおよび/ENが活性状態のHレベルおよびLレ ベルにそれぞれ設定される。 これによりMOSトランジ スタP 4、N 4、およびN 5がオン状態となり、ノード 6の管圧レベルが拒拾卓子7.1および7.2の抵抗分割に 上り低下する。この投機においても、ドライブトランジ スタ2はほぼオフ状態を維持する。アクティブサイクル 30 において負荷回路7が動作すると、内部電源電圧VCI の個圧レベルが低下し、応じてノード6の個圧レベルが 低下し、ドライブトランジスタ2を介して外部需要ノー ド1から内部雪濱線5へ雷波が供給される。この内部雪 ※電圧VCIの電圧レベルの機能論における抵抗差子2 1 および 2 2 の機能は、先に説明したものと同様であ る。期間制御信号ENおよび/ENにより、内部電影電 圧VClが変化する期間のみ抵抗素子21および22を ノード 6 に接続するこにとより、この経路における消費 都液を低減することができる。この影響動物代号EN. /F.Nは、負荷回路7が動作する期間を決定する毎号で おればよく、負荷回路7はこの期間制御信号ENおよび /ENに直接応答して動作しなくてもよい。また抵抗素 子21および22としてはし、先に関7ないし関11に 示した具体的構成のいずれをも利用することができる。 【0077】 [変更例2] 図15は、この発明の第1の 実施例の第2の変更例を示す間である。図15k示す構 成においては、期間制御信号/ENに応答してオン以識 となる pチャネルMOSトランジスタP6が抵抗素子Z

期間制御信号ENに応答してオン状態となるnチャネル MOSトランジスタN6が抵抗离子22の一方燃と接換 ノードVSSの間に設けられる。抵抗素子21および2 2のそれぞれの他方端はノード6に挙続される。他の様 成は、図13に示す構成と同じである。この図15に示 す構成のように、抵抗素子21および22をそれぞれ期 間制御信号/ENおよびENに従って外部電源ノード1 および接地ノードVSSから分離する構成としても図1 3 に示す構成と同様に、スタンパイ時(期間制数信号E Nおよび/ENの非活性時)における抵抗素子Z1およ びこ2の重接消費を防止することができ、低消費電流の 内部降圧回路を実現することができる。以上のように、 この発明の第1の実施例に従えば、ドライブトランジス タの電流供給量を調整する比較回路の出力信号の扱幅を 抑制するように構成したため、ドライブトランジスタ2 のゲート電位が大きく姿動し、ドライブトランジスタ2 を介して大きな電流が内部間拠級5上へ伝達されて内部 雷波爾圧が大きく姿動することにより発生する内部製造 質用VCIのオーバーシュートおよびアンダーシュート が防止され、また内部電影電圧VCIの変化に高速で応 答してこの内部電源電圧VCIを所定の電圧レベルに復 郷させることができる。

【0078】また期間物酵信号ENおよび/ENに従って、必要な病師のみ出力申限用の抵抗素子に電液を流す 構成とすることにより、振幅物限のための消費電流を低 減することができる。 「本無解2】図16は、この発明に従う内契遂圧回路の

第2の京静的場所を示すがある。別16に元寸機の はかては、経験事件を日本に左びてノードの 3 電圧小心を転下させる低声が平時と10倍かられ よ、近台海側では、14点両側で、16倍からでは、10倍からで、1 そでの静かを図れる場面で、14点両側で、15時で、15時で、15時で、1 関称機管 グワクナイブ間号 と NYが低が減かの11・パン たせることはからからが、15時で、10分割にあり、10分割に がとなることはが近かり、10分割に がしてはまだ低を瞬間を F N 44が形でが成り、1 くから 地面する場合で、2 なりいではかり、1 たち機 回面する場合で、2 なりいではかりができた。1 たりさき、5 株 田面するとで、2 なりいで機能があり、1 たりま 1 で磁性 1 を中格電影響を分配する。C Dとさ。5 株 田面すにかいては、2 えりいで機能がより、2 たりま 日面すにかいては、2 えりいで機能がより、2 たりま 日面すにかいては、2 えりいでは、2 かりでは、1 を 日面するといては、2 とがりでは、2 かりでは、1 を 日面するといては、2 とがりでは、2 とがりでは、1 を 日面するといては、2 とがりでは、2 とがりでは、1 を 日面するといては、2 とがりでは、2 とがりでは、2 とがりでは、2 とがりでは、2 とがりでは、3 とがりで

55 Lと等しい場合には、内部部領線5 Fの内部電視電圧V Clは変化セず一定値を保持する。ドライブトランジス タ2が供給する電液 Isが負荷回路7が消費する電流 I Lよりも小さくなった場合には、内部電影線5上の内部 電源電圧VCIが低下する。この場合には、比較回路3 の出力信号がしレベルへ変化し、ドライブトランジスタ 2のコンダクタンスをより大きくし、 報流 1 sを増加さ せる。したがって、負荷回路7の動作開始時にこれと同 期して電圧降下手段 1 0 を活性化させてノード6 の電圧 急激に低下するのを防止することができ、内部電源電圧 VCIを一定の電圧レベルに保持することができる。

[0080] 「第2の実施例の具体的構成1] 図18 は、この発明の第2の実施例の第1の具体的構成を示す 図である。図18に示す構成においては、僧子塾下手段 10は、ノード6と接換ノードVSSの間に直列に接続 される nチャネルMOSトランジスタN 6 とpチャネル MOSトランジスタP8を含む。nチャネルMOSトラ ンジスタN7は、その一方導道端子がノード6に推続さ れ、そのゲートに活性制御信号ENAを受ける。pチャ 20 ネルMOSトランジスタP8は、そのソースがnチャネ ルMOSトランジスタN7の他方療通備子に総替され そのゲートおよびドレインが物油ノードVSSに物語さ れる。次に動作について説明する。活性制御信号ENA が非操作の1 レベルのとま MOSトランジスタN 7 は オフ状態にあり、ノード6は比較回路3の出力信号の電 圧レベルにある。すなわち信号ENAがLレベルにあれ ば、ノード8の管圧レベルは外部管測管圧VCEレベル であり、信号ENAがHレベルのときには、ノード6の 常圧レベルは内部音楽業圧VCIと基準業圧REFとの 30 関係に従って決定される電圧レベルに設定される。

【0081】活性制御信号ENAが活性状態のHレベル となると、MOSトランジスタN7はオン状態となり、 ノード 6は、MOSトランジスタN7およびP8を介し て放雷され、電圧レベルが低下する。これにより、ドラ イブトランジスタ2のコンダクタンスが開大し、外部書 源ノード1から内部電源線5へ供給される電流が増加す る。負荷回路7は、また活性制御信号ENAに応答して 活性化され、内部電源線5から電流を消費する。この負 荷回路7の所費電流の急激な増大は、ドライブトランジ 40 スタ2を介して供給される環境により補償されるため、 内部背景線5上の内部電道電圧VCIの急激な変化は抑 削される。このとき、ドライプトランジスタ2を介して 供給される電流は、負荷回路7の消費電流の耐大値より ち小さくされる。ドライブトランジスタ2が供給する雷 ※が自然四路7が消費する管液とりも大きく、内部電道 線5上の内部電影電圧VCIの電圧レベルが不必要に上 昇するのを防止するためである。負荷四路7の動作に従 って、内部電源電圧VCIの電圧レベルが低下すると比 **較回路3の出力信号の電圧レベルが低下する。これに応 50 ることができ、負荷回路7の動作時において、内部電源**

じてドライブトランジスタ2の供給電池量も大きくされ る。負荷回路7の動作の初期時にドライブトランジスタ 2を介して比較的大きな電流を供給しているため、内部 電源電圧VCIの急激な変化が抑制され、比較回路3の 出力信号はこの内部電源電圧VCIの変化に追離してド ライプトランジスタ2のコンダクタンスを御称する。 ノ ード6の意圧レベルが低下すると、MOSトランジスタ P8のゲートーソース開催圧が小さくなり、MOSトラ ンジスタP8を介して流れる電流量が低下する。これに

レベルを低下させることにより、内部電源電圧VCIが 10 より、電圧降下手段10の影響の皮合が小さくされ、比 較同路3の出力信号に従ってドライブトランジスタ2の コンダクタンスが調整される。この構成により、負荷回 路7の動作開始時における内部智楽部圧VCIの免徴な 低下を防止することができるのみならず、必要以上の大 きな間流が供給され、内部管流管EVCIがオーバーシ ュートするのを防止することができる。

【0082】なお図18に示す構成においては、pチャ ネルMOSトランジスタP8が用いられているが、nチ ャネルMOSトランジスタが用いられてもよい。 「電圧降下手段の具体的構成2] 図19は、図16に示

す 選圧等下手段の第2の具体的構成を示す図である。図 19において、銀圧降下手段10は、並列に接続される キャパシなC1および板材R5と、活性制御信号ENA に応答してキャパシタCIおよび抵抗R5をノード6に 接続するnチャネルMOSトランジスなNRを含む、ゼ 捨るらは分勢的士をた転物値を有しており、プルダウン 抵抗として機能する。すなわち、抵抗R5は、MOSト ランジスタN8のオフ状態時において、キャパシタC1 の充重量位を接触需位VSSレベルに放雷する機能を主 として備える。次に動作について採用する。沃作形御供 長FN Aが非純性が触の1.レベルのとき、MOSトラン ジスタN 8はオフ状態にある。この状態において、キャ パシタC1の一方電板は抵抗R5を介して接地電位VS S レベルに放電される。活性制御信号ENAが活性状態 のHレベルとなるとMOSトランジスタN8がオン状態 となり、ノード6は接換電位レベルに計算されていたキ ャパシタC1の一方電板に接続される。これにより、ノ ード8からキャパシタCIへ電流が流れ込み、ノード8 の関位が低下する。このノード氏の単位低下に従ってド ライブトランジスタ2のコンダクタンスが大きくされ、 外部展開ノード1から内部電影線5への供給電流が増加 する。ノード6の低下した個位は、比較回路3の出力信 号により充電され、この比較回路3の出力信号とほぼ同 じ電圧レベルにまでキャパシタCIの一方電板が充電さ れる。ここで転抗R5の管圧降下機能はすべて無信して いる。これにより、ドライブトランジスタ2は、台間回 路7の動作開始時において急激に増加する電流に対応し て大きな電流を内部電源線5へ供給することができる。 これにより、内部環源電圧VCIの急激な低下を防止す

57 電圧VCIの変化に追随して比較回路3の出力供号に挙 って内部電源電圧VCIを一定の電圧レベルに高速で回

得させることができる。 【0083】活性別御信号ENAが非活性状態となると MOSトランジスタN8がオフ状態とされ、このキャパ シタC1の一方電板に充電された電圧は再び抵抗R5を 介して接地常圧VSSレベルに放電される。この図19 に示す構成によれば、負荷回路7の動作開始時において 瞬間的にノード6の常位を低下させることができ、急遽 に増大する負荷回路7の消費電液を補償するようにドラ 10 イプトランジスタ2のコンダクタンスを調整することが でき、内部環境管圧VCIの急激な姿化を絶解すること ができ、安定に内部電源電圧VCIを生成することがで

きる. [第2の実施例の具体的構成3] 图20は、図16に示 す常圧酸下手段の第3の具体的構成を示す関である。関 20においては、電圧降下手段10は、活性制御信号/ EN Aを受ける一方報機と、ノード8に接続される他方 電板とを有するキャパシタC2を備える。活性制御信号 /ENAは信号ENAと相補な信号であり、活性時にL 20 レベルとされる。キャパシタC2は、容質結合により、 活性制在信号/FNAをノードのに伝達する。次に関2 0に示す機可の動作についてその動作物形図である図2

「を参照して影響する。 【0084】 指性制御信号/ENAがHレベルのときに は、ノード6は、比較回路3の出力便号のシベルに応じ た僧圧レベルになる。負荷回路7が活性影響信号ENA に応答して動作するとき、活性制御偶号/ENAが活性 状体の1.レベルとなり、ノード6の世圧レベルを低下さ せる。このノード6の電圧の低下着は、ノード6に付額 30 する寄生容量とキャパシタC2の容量値により決定され る。このノード6の電圧等下に従ってドライプトランジ スタ2のコンダクタンスが大きくなりこのドライブトラ ンジスタ2を介して流れる電流 [sが急激に推加する。 これにより、食荷回路7が動作し、この雷波11も増加 し内部電視電圧VCIの発激な低下が範囲されて(図2 1 において内部電源電圧VCIの変化を破線で示す)内 部電影電圧VCIは機やかに変化する。ノード6の電圧 レベルはキャパシタC2の容量結合により低下した後、 比較回路3の出力信号の電圧レベルに対応する電圧レベ 40 ルにノード6が復帰し、ドライブトランジスタ2は、比 **較回路3の出力信号に従ってそのコンダクタンスが襲撃** される。これにより、負荷回路7の動作開始時における 抗費電流 1 Lによる内部電源電圧 V C I の急激な変化を 抑制することができ、安定に内部管理管FVC I を所定 の常圧レベルに維持することができる。

【0085】図20に示す構成は、さらに以下の利点を 備える。すなわち、負荷回路7の動作が完了して活性制 御信号/ENAが非活性状態のHレベルに立上がると

ベルが上昇する。これにより、ドライブトランジスタ2 のコンダクタンスが象徴に低下し、供給電流Isが低下 する。負荷回路7の動作が停止し、その消費電流 I Lが 急騰に減少した場合において、応じてドライブトランジ スタ2が供給する電流 「sを転減することができ、迸刺 な製造が外部開催ノード1から内部電流線5へ供給され るのを抑制することができ、内部電源線5上の内部電源 質圧VCIのオーパーシュートを抑制することができ る。これにより、負荷回路7の動作完了時における内部 電源電圧VCIの電圧レベルの変動を防止することがで さる。なお、図18ないし図20に示す構成において、

価号ENとENAは同じ信号であってもよい。たとえば DRAMにおいて、信号ENおよびENAとしてロウア ドレスストローブ偏号RASをたはコラムアドレススト ロープ供号CASが利用されてもよい。高級対動作する 列選択回路または行選択回路に対する内部電源電圧VC Iを安定に一定電圧レベルに保持することができる。 【0086】[電圧降下手段の具体的構成4] 図22 は、図16に示す電圧路下手段の第4の具体的構成を示 す図である。図22においては比較回路3の具体的構成 も併せて示す。比較回路3は、その一方導通端子が外部 雷達ノード1に移聴され、その他方導通線子がノード1 1 に特証される n チャネ/VM O S トランジスタ P I O と、その一方導通端子が外部電源ノード1に接続され、 その他方導通端子がノードI2に投続されるpチャネル MOSトランジスタP11と、その一方導通端子がノー ド11に接続され、その他方導通端子がノード13に接 続され、そのゲートが内部質複解5に接続される n チャ ネルMOSトランジスタNIOと、その一方線清燥子が ノード12に捧続され、その他方導通線子がノード13 に接続され、そのゲートに基準電圧Vrefを受けるn チャネルMOSトランジスタN11と、ノード13と接 地ノードVSSの間に接続され、そのゲートに抑間制御 信号ENを受けるnチャネルMOとトランジスタN5を

ノード:11に接続される。MOSトランジスタP:10お よびP11はカレントミラー回路を構成する。 [0087] 電圧降下手段10は、ノード6とノード1 3の間に複列に接続される n チャネルM O S トランジス タN20およびN21を含む。nチャネルMOトランジ スタN20のゲートへは基準電圧Vrefが与えられ、 MOSトランジスタN21のゲートへは活性制御信号F NAが与えられる。負荷回路7は、この活性制御信号E N Aの網補な信号/FN Aに応答して活性化されて所定 の動作を実行する。少に動作についてその動作物形成で ある間23を参照して説明する。ただし、図23におい ては、制御信号ENは示していない。制御信号ENが非 活性状態のLレベルの場合、MOSトランジスタN5は き、キャパシタC2の容量結合によりノード6の電圧レ 50 オフ状態であり、ノード6から接地ノードVSSへの管

含む。MOSトランジスタP10はそのゲートにロチャ

ネルMOSトランジスタP11のゲートに接続されかつ

池経路および外部電源ノード1から接地ノードVSSへ の指流経路は遮断される。したがって、ノード6は、M OSトランジスタP11を介して外部部運賃圧VCEレ ベルに充置される(外部電流ノード1とノード12の間 で製法が流れないため、ノード12の電圧レベルは外部 電源ノード I の電圧レベルに答しくなる)。 個号 E Nが 活性状態のHレベルとなると、MOSトランジスタN5 がオン状態とされて比較回路3が指性化され、ノード6 上の電圧レベルが基準電圧Vrefと内部電源電圧VC 1の関係に対応した電圧レベルに設定される。今、活性 10 制御信号ENAがLレベルの状態を考える。このとき、 内部需要領圧VCIが基準課圧Vrefよりも高い場合 には、MOSトランジスタNIののコンダクタンスがM OSトランジスタNIIのコンダクタンスよりも高くな り、MOSトランジスタNIOを介して流れる電流がM OSトランジスタN 11を介して流れる電流よりも多く なる。このMOSトランジスタNIOへは、MOSトラ ンジスタP10から間流が供給される。ノード11の筒 圧レベルはこのMOSトランジスタP10が供給する盤 途の道加に従って任下する(MOSトランジスタのドレ 20 イン電流の自乗特性に従って)。応じて、MOSトラン ジスタP11のゲート電位が低下し、MOSトランジス タP11には、MOSトランジスタP10を介して渡れ る電流のミラー電流が流れる。MOSトランジスタPI OおよびP11のサイズが等しい場合には、MOSトラ ンジスタP10およびP11に同じ大きさの間接が適れ る。これにより、ノード12の常位が F昇1。 ドライブ トランジスタ2のコンダクタンスが小さくされる。

【0088】逆に、内部電源電圧VCIが基準電圧Vr e (よりも低い場合には、MOSトランジスタN10の 30 コンダクタンスがMOSトランジスタN 1 1のコンダク タンスよりも小さくなる。これにより、MOSトランジ スタP10が供給する電流が低減され、応じてMOSト ランジスタ P 1 1 が供給する電流が低減され、ノード 1 2が、MOSトランジスタN 1 1 およびN 5を介して放 聞され、その間圧レベルが低下する。 これによりドライ プトランジスタ2のコンダクタンスが上昇する。すなわ ちこの比較回路3は、基準部圧Vrefと内部電流電圧 VCIを契約的に増削するカレントミラー型差額増制回 路の構成を備える。次に、活作制御信号ENAが活作録 40 飯のHレベルとなった状態を考える。このときには、M OSトランジスタN2Iがオン状態とされ、MOSトラ ンジスタN1」およびN20が新利に接続される。MO SトランジスタN11およびN20が同じサイズを有す る場合、等価的に、MOSトランジスタN11の電流供 給償が2倍にされた状態に等しくなり、比較回路3にお いては基準電圧Vェefに対してオフセットがかけられ た状態に等しくなる。すなわち、MOSトランジスタN LOを介して流れる耐液Iは、MOSトランジスタP1

ランジスタP11を介してMOSトランジスタN11お よびN20に供給される。したがって、MOSトランジ スタN 1 1 およびN 2 0 は常流 1 / 2 をそれぞれ流すだ けである。MOSトランジスタN10のコンダクタンス がMOSトランジスタN11およびN20のコンダクタ ンスよりも大きくなったとき、ドライブトランジスタ2 がオフ状態となるのは、このMOSトランジスタNIO を介して流れる電流が、信号 BN Aが非活性状態のとき に強れる雷波の2倍の値に設定されたときである。 した がって、ドライブトランジスタ2がオフ状態となる内部 雷斯電圧VCIの電圧レベルは上昇する。これは、抗性 部FVrefを上昇させたことと等値である。同様に、

MOSトランジスタNIOのコンダクタンスがMOSト ランジスタN 1 1 およびN 2 0 のコンダクタンスよりも 小さくされたときでも、ノード12 (ノード6) はMO SトランジスタN 1 1 およびN 2 0を介して放置される ため、信号ENAが非新件状態のときに比べて2倍の連 度でノード6の賃貸が低下し、内部管領5へ間滑が供給 される。 したがって、内部電影電圧VC(は基準管圧V refよりも高い電圧レベルに機構されることになる。 これはたとえば内部電源電圧VC1と基準電圧Vre f とが等しいときでも、MOSトランジスタN10を介し て流れる電流の大きさの1/2の電流がMOSトランジ スタN 1 1 およびN 2 0 それぞれを介して流れ、MOS トランジスタNII、N20の健治庭助力よりも小さな 雷涛がこれらに供給されるだけであり、ノード12の情 圧しベルが低下するため、ドライブトランジスタ2のコ ンダクタンスは小さくされ、内部電影線5へ電流が供給 されて内部電源電圧VCIの電圧レベルが上昇すること からも内部電源電圧VCIが基準電圧Vrefよりも高 い個圧レベルに動持されることが理解できる。すなわ

ち、内部管護電圧VCIは、MOSトランジスタN11 およびN20がそれぞれ流すことのできる電流の2倍の 電流をMOSトランジスタNIOを介して流す電圧レベ ルに維持される。 【0089】次いで、活性制御信号ENAが非活性状態 となり、一方、活性制御信号/ENAが活性状態となる と、名荷岡路7が条件し、所定の信号線の掌圧レベルを 内部部複数FVCIの製圧レベルにまで上昇させる。こ

のとき、負荷回路7は、通常よりも高い電圧レベルにプ リチャージされ内部電源線5から電流を使用して内部信 号線を所定の電圧レベルに充電している。したがって、 内部電影電圧VCIが所定の電圧レベルよりも低下する のが防止される。これにより、内部電流電圧VCIの電 圧レベルが急激に低下するのが防止され、内部電流電圧 VC1を安定に所定の電圧レベルに維持することができ る。次に、この図2.2に示す負荷回路の具体的構成につ いて製用する。図24(A)は、DRAMのセンスアン プ部の構成を概略的に示す図である。DRAMにおいて ○参介して供給される。間じ大きさの間流1がMOSト 50 は、1利のメモリヤルが輸送されるピット除せRIおよ び/BLに対しnチャネルMOSトランジスタで構成さ れるNセンスアンプNSAと、pチャネルMOSトラン ジスタで構成される Pセンスアンプ PS A が設けられ る。NセンスアンプNSAはセンスアンプ西性信号SN に応答して活性化され、ビット線対BLおよび/BLの 任信付のビット線の常位を接触管圧VSSレベルに推賞 する。PセンスアンプPSAはセンスアンプ哲性化信号 S Pに応答して活性化され、ビット編封B Lおよび/B 1.の窓営作のビット線を内部電影業圧VCIレベルに充 雪せる.

61

【0090】 图24(A) においては、さらに、ワード 線WLとピット線BLの交差部に対応してメモリセルM Cが配置される状態が一例として示される。 DRAMの メモリセルMCは、周知のごとく、常義を格納するメモ リキャパシタと、ワード接WI.トの信号管位に応答して アのメモリキャパシタを対応のビット線RIに接続する アクセストランジスタとを備える。このPセンスアンプ PSAが図22に示す負荷回路7に対応する。センスア ンプ活性化信号SPが活性制御信号ENAに対応する。 次にこの図24(A)に示す団路の動作をその動作被形 20 図である。図24 (B) を参照して説明する。DRAM においては、ロウアドレスストローブ信号/RAS (図 2.0に示す信号FNに対応)が1.レベルに低下すると、 メモリサイクルが始まる。保養/RASの立下がりに広 答してDRAM内部において行選択動作が行なわれ、選 択されたワード線WLの電位が上昇する。このとき、セ ンスアンプ伝性化信号SNおよびSPはそれぞれ非活性 状態のLレベルおよびHレベルである。選択されたワー ド線WLの電位が上昇すると、この選択されたワード線 W.L.k.接続されるメモリセルM.C.の配復するデータが対 30 広のピット線BL (または/BL) に伝達される。

性状態のHレベルとされ、NセンスアンプNS Aが活性 化され、ビット練BLおよび/BLの低盤位のビット機 の當位を接換管圧VSSレベルに放置する。次いで、セ ンスアンプ活件化信号S Pが活作化され、高雲位のビッ ト級の電位を内部電源電圧VCIレベルに上昇させる。 この信号/RASの立下がりからセンスアンプ活性化信 号SPの活性状態までの期間において、内部電影線5上 の電脳電圧VCIが所定の電圧レベルよりも高くされ る。これにより、ピット級BLまたは/BLの充御を高 次に行なうことができるとともに(内部管護管圧VCI の電圧レベルが昇圧されている)。このPセンスアンプ PSAの動作時における内部電流電圧VCIの多識な低 下を防止することができる。これにより、安定なセンス 動作を保証することができる。なお上述の影響におい て、内部電源電圧VCIが所定の電圧レベルよりも上昇 されるプリプースト期間は、信号/RASの活性状態か らセンスアンプ活性化値号 S Pの活性状態までの期間と

【0091】次いで、センスアンプ活性化振号SNが活

装置の構成において適当に設定されればよく、ビット線 BI.および/BIのイコライズ動作完了後(個景/RA Sの立下がりに応答してピット線BLおよび/BLのイ コライズが行なわれる場合またはメモリサイクル完了後 信号/RASの立上がりにより発生されるイコライズ供 号によるピット練BI.および/BI.の繋位のイコライ ズ) からセンスアンプPSAの活性化(リストア動作) までの問題がプリプースト期間とされてもよい、センス アンプPSAが主張性分類の即間であればよい。

62

10 【0092】以上のように、この発明の第2の実施例に 従えば、負荷回路が動作し、内部電影電圧VCIの常圧 レベルが低下すると予測される期間においてのみドライ プトランジスタのゲート電位を独別的に低下させてドラ イプトランジスタのコンダクタンスを大きくしているた め、負荷回路が動作し、その消費電流が急激に増大して 4. 安全に内部整済電圧を所定の電圧してルに保持する ことができる。

[実施例3] 図25は、この発明に従う内部電源電圧発 生回路の第3の実施機の構成を示す図である。図25に 示す構成においては、内部電視線5には、ドライブトラ ンジスタ2とは別に、紙件創御信号/ENに応答して内 報音素終5を所定の電圧レベルに充電する充質同路20 が設けられる。この送性制物復長/FNは、食物問路7 へ与えられる近性制御信号FNと相対な信号である。す なわち充電四路20は、負荷回路7が非活性状態のとき に内部電源線5の電圧レベルを所定電圧レベル(内部電 遊賞圧VC [よりも高い電圧レベル) に充意する。この 内閣繁潔線5は、家族引 1 およで2 の場合と同様、ドラ イブトランジスタ2およびHP動同路3により一定の常圧 レベルに保持される。次にこの図25に示す構成の動作 について、図26に示す信号波形図を参照して説明す

【0093】活性前配信号ENは非活性レベルのLレベ ルのとき、活性制御信号/ENが活性状態のHレベルに あり、売職回路20は、内部電源線5を所定の衛圧レベ ル (内部管理管圧VCIよりも高い管圧レベル) に光管 する。このとき、比較四路3は、また活性制御信号EN により非活性状態に維持されてもよく、また活性状態と されていても、内部電源線5上の電源電圧VCIが減準 40 電圧Vrefよりも高い電圧レベルであり、比較回路3 は、ドライブトランジスタ2をオフ状態に維持する。活 性制御信号ENが活性状態のHレベルとなると、負荷回 株7が祈客のタイミングで動作する。このとき主か光常 回路20は、個号/ENが非活性状態となり、内部環境 線5の充電動作を停止する。負荷回路7がこの活性制御 信号ENに応答して所定のタイミングで動作し、駆動す べき信号観SGを内部電源電圧VCIの電圧レベルにま で上昇させる。この信号線SGの常圧上昇は、内部電道 触5から間流を何号線SGへ供給することにより実現さ している。しかしながらこれは、適用される半導体配能 50 れる。このとき、充電回路20により、内部館原線5上

63 の電圧レベルは所定の電圧レベル(Vref)よりも高 く設定されており、負荷回路7の動作時(信号線SGの 充價動作時)において内部管理装5から免費に偿益が何 号線SGに流出しても、内部電源線5上の電源電圧VC 「はこの充電回路20により充置された展圧レベルから その意圧レベルが低下するため、負荷回路7の動作時に おける電影電圧VCIの電圧レベルの急激な低下を防止 することができる。特に、図26において斜線で示す領 域において使用される電流量が同じであれば、内部電源

業圧VCIは、食薬回路7の動作時において形定の基準 10 常圧Vrefの常圧レベルにまで低下するだけであり、 内部電源電圧VCIの基準電圧Vref以下の低下を防 止することができる。負荷回路7の活性期間中、比較回 路3およびドライブトランジスタ2により内部電影線5 上の情源電圧VCIは一定の電圧レベル(Vref)に

維持される。 【0094】活性制御信号ENが異び非活性状態とな り、食材回路7の動作が完了すると、再び充電回路20 が原御信号/FNに応答して活性化され、内部電源線5 を一定の電圧レベル (Vref)よりも高い電圧レベル 20 に内部電源線5を充電する。上述の一連の動作により、 充御回路20により、内部電源線5を基準電圧Vref 以上の所定の常圧レベルに充営しておけば、負荷囲热7 の動作開始直接に消費される動作電流に起因する内部電 源電圧VCIの電圧レベルの急激な低下を防止すること ができる。翌27は、翌25に元す自衛門袋の具体的機 成を示す図である。図27において、負荷回路として、 DRAMにおけるセンスアンプおよびセンスアンプ活性 化回路を示す。DRAMにおいては、図24に示す構成 と同様、ビット練BLおよび/BLに対しロチャネルM 30 OSトランジスタP31およびP32で構成されるPセ ンスアンプPSAならびにnチャネルMOSトランジス タN31およびN32で構成されるNセンスアンプNS Aが設けられる。MOSトランジスタP31およびP3 2はそのゲートおよびドレインが交差結合され、MOS トランジスタN31およびN32はゲートおよびドレイ

ンが交差結合される。 [0095] PセンスアンプPSAを活作化するため に、信号/RASに応答して所定のタイミングでセンス アンプ活性化信号/SOを活性状態とする(Lレベルと 40 する) Pセンスアンプ活性化国路30と、このセンスア ンプ牺牲化信号/SOに応答してPセンスアンプPSA へ内部電流線5c上の内部電源電圧VCIを伝達するp チャネルMOSトランジスタP33が続けられる。Nセ ンスアンプNSAに対しても、信号/RASに応答して 所定のタイミングでセンスアンプ活性化信号S Oを活件 状態(Hレベル)とするNセンスアンプ活性化回路31 と、センスアンプ気性化信号SOに応答して検診電圧V S SをNセンスアンプN S A へ伝達する n チャネルM O SトランジスタN33が設けられる。Pセンスアンプ語 50 ローブ信号) に従って動作し、選択された列上のメモリ

性化回路30に対しては、内部領道線5aを介して内部 電源電圧VCIが伝達され、Nセンスアンプ活件化回路 3 1 に対しては、内部電源線5 bを介して内部電源電圧 VCIが伝達される。この内部電影線5aおよび5bは 同じ配験であってもよく、また異なる配象であってもよ い。次にこの図27に示す構成の動作についてその動作 波形図である図28を参照して説明する。信号/RAS がHレベルのとき、内部電道線5 a、5 b および5 c は 関示しない充領回路により基準管FV refよりも高い 電圧レベルに充電される。ピット線BLおよび/BLは 所定の中間電圧 (VCI/2) の電圧レベルにプリチャ ージされている:

【0096】信号/RASがLレベルとなると、行選択 動作が始まる。すなわち、図示しないワード級が選択さ れ、このワード線に接続されるメモリセルのデータがビ ット練BLまたは/BL上に伝達される。一方のビット 線の電圧がその選択されたメモリセルの配像データに従 って変化し、他方のビット線はプリチャージ電圧VCI /2を経緯する。所定のタイミングで、Nセンスアンプ 活性化回路3 1 がセンスアンプ活性化信号SOを活性状 態のHレベルとする。これによりMOSトランジスタN 33がオン状態となり、ビット練BLおよび/BLのう ち低電位のビット終が接地電圧VSSレベルに放信され る。このNセンスアンプ哲性化回路31がセンスアンプ 活件化信号50を活件状態とするとき、内部管理部5 h Fの内部電影型FVC I を使用する(すなわち、内部管 連絡5 bから雪波を停用してセンスアンプ別性化保長5 Oを伝達する信号線上へ指述を供給する)。このとき、 内部電源線5 b上の智道電圧VC [は所定の管圧レベル (Vrefレベル) よりも高い管圧レベルに充信されて いるため、高速でセンスアンプ活性化信号SOを立上げ

ることができるとともに、この内部電道練5b Fの電道

電圧VCIの電圧レベルが急激に低下するのを防止する ことができる。 【0097】次いで、Pセンスアンプ活性化回路30が センスアンプ話性化信号/SOを活性状態のLレベルと する。それにより、MOSトランジスタP33がオン状 態となり、内部需要練5c上の内部電源電圧VCIがビ ット線B L および/B L のうちの高雪位のビット線へ伝 達される(すなわち内部電源線5cから高電位のビット 線へ電流が供給される)。この場合においても、内部電 測線5 c上の電源電圧VCIは一定の電圧レベル(Vr e fレベル) よりも高い常圧レベルに昇圧されているた め、このピット総充電に伴う内部電流電圧VC1の電圧 レベルの基準電圧Vref以下への低下を防止すること ができ、急遽な内部電源電圧VCIの低下を防止するの みならず、高雪位のピット絵をその高雪圧により高速で 内部電源電圧VCIレベルに主で充電する。以後、図示 しない判選択回路が信号/CAS(コラムアドレススト セルに対するデータの書込/製出が行なわれる。メモリ サイクルが学了すると、信号/RASが非浜幹分類の日 レベルとなり、センスアンプ活性化信号/SOおよびS OがそれぞれLレベルおよびHレベルの非花性状態とさ れる。このとき、また再び内部電影線5 a。5 b および 5 cの充電動作が開始される。内部需要線5 a ~ 5 cの 充御動作の開始および完了は、信号/RASにより決定 されてもよく、またセンスアンプ哲性化信号/SO、お

よびS Oに従って決定されてもよい。 【0098】なお、図28に示す動作波形限において は、センスアンプ活性化併号SNおよびSPがそれぞれ 接地保圧VSSと内部電源電圧VCIの電圧レベルを輸 持している。センスアンプ活性化信号SPおよびSN は、これに代えて、非活性時に中間電圧VCI/2の電 圧レベルに保持されてもよい。Pセンスアンプ活性化回 料3.0に付ける内部環境管圧VCIを専圧するのは、セ ンスアンプ活性化信号SPを内部電源線5C上の内部電 源電圧VC1と同一の電圧レベルとし、MOSトランジ スタ P 3 3を確実にオフ状態とするためである。次に充 質回路の具体的構成について説明する。

「充御回路の具体的構成11回29は、図25に示す充 世回路20の第1の異体的構成を示す関である。関29 において、充電回路20は、活性制算信号/ENAに応 答して導通し、外部電源ノード1から外部電源電圧VC Eを内部電影練5へ伝達するnチャネルMOSトランジ スタN35と、内部電道統5と接換ノードVSSの間に 接続されるタンク容量C 1 0を含む。内葉雲楽絵5上の 内部登瀬世戸VC | を使用する負荷回路7は、 沃性絵記 個冊FNAに広答して活件化される。 自語问銘7の非活 性時には、MOSトランジスタN 35がオン状態とな り、その固有のオン抵抗により内部間原線5へ電流を供 **給し、タンク容量C10を外部電影電圧VCEレベルに** 充償する。負荷回路7が活性制御信号ENAに応答して 活性化されるときには、MOSトランジスタN35はオ フ状態であり、タンケ容量C10の充電は停止される。 負荷回路7は、このタンク容量C 1 0に充電された需要 をその動作開始時に使用して内部回路 (信号線) を所定 の電圧レベルへ駅前する。タンク容量 C 1 0 の容量値と して、負荷回路7が駆動する信号線の寄生容量と同じ大 きさであれば、内部電影賞圧VC I は比較回路3および ドライブトランジスタ2により設定される基準電圧 V r e fの常圧レベルを維持する。たね、活性を物件号/E NAはHレベルは外部需要要用VCFレベルである。タ ンク容量 C 1 0の容量は、以下のようにして求めること ができる。今、一例として、負荷网路7の接地幅圧VS Sレベルの容量Caを基準電圧Vrefに充電させる熱 作を考える。この場合には、負荷回路7において使用さ れる電荷量は、Ca・Vrefで与えられる。一方、タ ンク容量C10において消費される電荷はC10・(V

C10=Ca·Vref/(VCE-Vref) が得られる。この式を満足するようにタンク容量C10 の容型値を設定することにより、内部電流電圧VCIが 基準責任Vref以下に低下するのを防止することがで きる.

【0099】 [充電回路の具体的構成2] 図30は、図 25に示す充電回路20の第2の具体的構成を示す器で ある。図30において、充電回路20は、活性制御信号 10 ENAに応答して外部電源ノード1から内部電源線5へ 外部電流電圧VCEを伝達するpチャネルMOSトラン ジスタP35と、内部電源線5と接地ノードVSSの間 に接続されるタンク容量C10を含む。タンク容量C1 0は、内部地路線5上の電圧レベルまで充電される。こ の図30に示す構成は、図29に示す構成とロチャネル MOSトランジスタN35に代えて、nチャネルMOS トランジスタP35が用いられている点においてのみ具 なっている。他の構成は同じである。この図30に示す 構成においては、MOSトランジスタのしまい値信圧の 20 損失を伴うことなく、同様に内部緊張線5を所定の期間 のみ基準覚圧Vrefよりも高い電圧レベルに(外部電 海雷圧VCF) レベルにまで弁償することができる。 「帝軍国路の単体的總理3] 図31は、図25に元す帝 電回路20の第3の具体的構成を示す図である。図31 において、充電回路20は、外部関係ノード1から関係 電圧VCEを受け、タンク容量C10を基準常圧Vre 「よりも高い所定の間圧レベルに充電する充量部25 と、活性制御信号/ENAに応答して、タンク容量C1 0の一方電腦 (ノード5d) を内部電源線5に接続する 30 スイッチング素子27を含む。負荷回路7は、活性制御 信号ENAに応答して活性化され、所定の動作を実行す る。充電部25の構成は後に影明するが、タンク容量C 10の一方電板ノード5 dを常時一定の電圧レベルに充

時に導通状態となり、タンク容量C10の一方電板ノー ド5 dを内部電源線5に接続する。負荷回路7の動作時 においては、スイッチング素子27はオフ状態とされ、 内部電源線5はタンク容量C10の一方電板ノード5d から分離される。この図3 1 に示す構成においても、内 等電影線5が基準管圧Vrefよりも高い管圧レベルに 充電されるため、負荷回路7の動作開始時において消費 される電流をこの存在された電圧レベルで補償すること ができ、内部電影管FVCIが基準管FVrefの管圧 レベルよりも低下するのを防止することができる。 【0100】 このスイッチング素子27は、負荷回路7 の動作時にオブ状態とされるのではなく、負荷回路7の 動作部始制物を含む所定の期間のみオン状態となり、タ ンク容量C10から負荷回路7が動作開始時に消費する 電流を供給するように構成されてもよい。図32は、図 CE-Vref)で与えられる。これらが等しいことか 50 31に示す充電器25の具体的構成を示す物である。図

電する。スイッチング索子27は、負荷面路7の非活性

32 (a) において、充電部25は、外部電道ノード1 とタンク容量の一方電板ノード5 dの間に接続される折 抗R10を含む。この構成の場合、タンク容量C10の 一方領域ノード5 dは、外部電源電圧VCEの電圧レベ ルに充電される。抵抗素子R10としては、ポリシリコ ン、活性層またはMDSトランジスタのいずれが利用さ れてもよい。図32(b)に示す充富部25は、外部官 個ノード1とタンク容量C10の一方電板ノード5dの 間に直列に接続されるダイオード接続されたpチャネル MOSトランジスタP37およびP38と、タンク容量 10 の一方電板ノード5dと接地ノードVSSの間に接続さ れる抵抗R I 1を含む。抵抗R I 1はMOSトランジス タP37およびP38に微小網流を生じさせる比較的大 きな抵抗値を有しており、MOSトランジスタP37お よびP38は、そのしまい信息圧の絶対値Vtpの管圧 降下をそれぞれ生じさせる。したがって図32(b) kc 示す構成の場合、ノード5 dには、VCE-2・Vtp の電圧が伝達され、タンク容量C10の一方電極ノード 5 dはこの間圧レベルに充電される。なお、図32

(b) において、経択と1はMの5トランジスタで割 20 戻されてもよく。またMの5トランジスタP37および P3おは、ホテキルMの5トランジスタにより置換え られてもよい。さらにこの外間電源ノード1とノード5 dの際に接触されの6トランダスタの機はタンク等 量C10の一方電板ノード5dの充電電池に応じて適当 https://www.school.com/

な数に設定される。 [0101] 「充電回路の具体的構成4] 図33は、図 25に示す充電回路の第4の具体的構成を示す図であ る。図33において、充質回路20は、その一方準通線 子が外部電源ノード I に接続され、活性制御信号 E N A 30 に応答してオン状態となるpチャネルMOSトランジス タP39と、MOSトランジスタP39と内部電源線5 の間に直列に接続されるダイオード接続されたpチャネ ルMOSトランジスタP37およびP38と、内部電流 練5と接地ノードVSSの間に接続されるタンク容量C 10と、内部管理線5と接換ノードVSSの際にタンク 容量C10と並列に接続される抵抗R11を含む。抵抗 R11は大きな抵抗値を有しており、MOSトランジス タP37およびP38はダイオードとして機能し、MO SトランジスタP39の導通時に電圧Vtpの電圧降下 40 をそれぞれ生じさせる。負荷回路7は、活性制御信号E NAに応答して動作する。すなわち、負荷回路7の非話 作時にMOSトランジスタP39が再通し、タンク容量 C10を形字の音圧レベル(関示の側においてVCE-2 · V t p) の電圧レベルにタンク容量C I 0を充電す る。負荷回路7が、活性制御信号ENAに応答して活性 化されるときには、MOSトランジスタP39がオフ却 糖とされ、負荷回路?は、動作時にはこのタンク容量€ 10に充電された電荷を使用してこの内部の信号線を所

ク容慧C 1 0 の間に抵抗素子が接続される構成が利用さ

れてもたい。
「①102] 「完理時級の具体的構成さ) 図34は、図25に示す充物回路の第5の具体的構成をかす数であ
あ。図34において、光地画路20は、信号線56上の
程定と基準度だいで「125と決定等理化で「6 2とを決定する比較経過、12、比較回路40の出力信 号を比較する比較経過、12、比較回路40の出力信 号に応ぎして形容機器/一片1から信号物3cの機能を 供給するドラナネルMOSトランジスタ40と、信号線

44、天中間配介 (少期行で形に指す機ち 6 ビグド用電路機ち 6 接続する。次と無存化つかて前時する。 [0103] 活性制御信号 ENAの非常性がには、MO 5 トランジスタ 42 がオブ級化あり、内部電路機ちと 信号総ち 6 は分離される。この状態において、信号/E N Aが信託が際にあり、比較協語 4 1 が信号機ち 6 上 個任と 基本電子 v c f 2 2 をとせかする。信号観ち 6 上

電圧と基準電圧Vref2とを比較する。信号線5e上 の電圧が基準電圧Vref2よりも低い場合には、比較 回路41の出力信号に応答してMOSトランジスタ40 がオン状態となり、外部電源ノード I から信号線 5 e へ 電流を供給し、タンク容量C10を充電する。信号級5 e上の電圧が基準電圧Vrefよりも高い場合には、比 較回路41の出力信号はHレベルとなり、MOSトラン ジスタ40もオフ状態とされる。これにより、タンク容 量C10の一方電板すなわち信号線5 e は基準電圧V r e f 2の電圧レベル充電される。負荷回路7が、活性制 御僧号ENAに応答して活性化されるとき、同様にMO Sトランジスタ42がオン状態となり、内部電源線5が 個号線5 e に接続される。これにより、負荷回路7の動 作問始時においては、タンク容量C10に充電された個 費が使用され、この内部型送線5上の内部電波電圧VC 1の急激な電圧降下が防止される。このとき比較回路4 1 は比較動作を行なっていないためまたMOSトウンジ スタ40もオフ状態のため、タンク容量C10の一方電 極の電圧の内部電影線5上の電圧VCIと等しくなる。 負荷回路7の動作が完了すると、MOSトランジスタ4 2 はオフ弁性とされ 東バド約回路 4 1 が減化分体とさ れ、信号線5eの電圧レベルを基準電圧Vref2にま で上昇させる。

定の電圧レベルへ充電する。トランジスタP39とタン 50 【0104】負荷回路7の動作時においては、比較回路

3 が内部関係線5 上の電源電圧VC1を基準間圧Vre f 1 と比較し、その比較結果に従ってドライブトランジ スタ2を介して外部電源ノード1から内部電源線5へ電 流を供給する。これにより電影電圧VCIは一定の基準 電圧Vref1の電圧レベルに保持されている。図34 に示す構成に従えば、基準循圧V r e f 2を所定の電圧 レベルに設定することにより干値にタンク容量C10の 充質物圧を設定することができる。なお、関3.4に示す 構成において、タンク容量 C 1 G は内部電源線 5 に接続 され、MOSトランジスタ42が活性制御信号/ENA 10 郷電源電圧VCEを受けるように接続される。 に応答して導通するように構成されてもよい。負荷回路 7 の非活性時にタンク容能C10をオン状態のMOSト ランジスタ42を介して充電し、負債回路7の活性化時 には、このタンク容器C10を併料除5mから切離すよ うにする。この構成でも同様の効果を得ることができ る。以上のように、この発明の第3の実施例に従えば、 タンク容費を用いて、別の経路から内部電源線5を所定 の間圧レベルよりも高い電圧レベルに昇圧するように構 成したため、この界圧管圧により蓄積された余分の電荷 (内部管道接に付請する寄生容量またはタンク容量の差 20 のゲートがピット線/BLに接続される。MOSトラン 稽雷荷)を用いて色荷回路7の動作開始時に指費される 雷波を供給することができ、内部電源電圧VCIの急激

な電圧降下を防止することができ、安定に内部電源電圧

実施例である半導体装置の要部の構成を示す図である。

VCIを供給することができる。 【0105】 (実施例4] 図35は、この発明の第4の

この図35に示す構成においては、負荷回路は特に活性 化療号を受けず、単に内能ノードトの電圧が与えられる と活件状態とされる。図35において、従来と回答にし、 T. 内部管理線5 Fの管圧と所定の基準電圧Vref (鉱準備圧発生回路は示さず)とを比較する比較回路3 と、この比較回路3の出力信号に応答して外部電源ノー ド1から内部電源線5へ電流を供給するpチャネルMO Sトランジスタで構成されるドライブ電子2が設けられ る。内部間源線5に対しては、さらにキャパシタ410 と、キャパシタ410の一方電板を所定期間所定電圧レ ベルに充電する充電回路400が設けられる。キャパシ タ410の一方電機はまた内部電源線5に接続される。 充徹回路400は、図32ないし図34に示す構成と同 様の構成を備え、プリチャージ信号/PRに応答して所 40 定期間キャパシタ4 1 0 の一方電板を所定電圧レベルに 充電する。負荷同路としてのアクティブリストア同路

(Pセンスアンプ) 420は、一例のメモリセルMCが 接続されるピット練BLおよび/BLの電位を差勤的に 増幅する。図35においては、ビット線対BLおよび/ B L において、1つのメモリセルM Cを代表的に示す。 このメモリセルM Cは、情報を記憶するメモリキャパシ タMOと、ワード線WIL上の電位に応答してメモリキャ パシタMOをピット級BLに接続するアクセストランジ 対の交差結合された pチャネルMOS トランジスタPO IおよびPQ2を含む。MOSトランジスタPQ1は、 そのソースが信号線441に接続され、そのドレインが ピット線BLに接続され、そのゲートがピット線/BL に接続される。MOSトランジスタPO2は、そのソー スが個号線441に接続され、そのドレインがピット級 /BLに接続され、そのゲートがピット級BLに接続さ れる。MOSトランジスタPOIおよびPO2の基形領 域(ウェルまたは半導体層)は外部電源ノード1から外

【0106】ピット線BLおよび/BLに対しては、さ ちに、ビット練BLおよび/BLの報位を発動的に増新 するセンスアンプ430と、スタンパイ時にビット線B Lおよび/BLを所定の重位VBLにプリチャージしか つイコライズするピット総イコライズ回答440が形け られる。センスアンプ430は、交差結合されたnチャ ネルMOSトランジスタNOIおよびNO2を含む。M OSトランジスタNO1は、そのソースがノードSNに 接続され、そのドレインがピット線BLに接続され、そ ジスタNO2は、そのソースがノードSNに接続され、 そのドレインがビット線/BLに導催され、そのゲート がピット線BLに接続される。ピット線イコライズ回路 4 4 0は、イコライズ信号EOに応答して導通し、ビッ ト練BLおよび/BLを電気的に短絡するnチャネルM OSトランジスタNO3と、イコライズ信号EOに応答 して所定のプリチャージ電位 VBL (内部電源電圧の1 /2) をピット線BLに供給するnチャネルMOSトラ ンジスタNO4と、イコライズ信号ROに広答して護道 30 た。プリチャージ管圧VBLをピット線/BLへ伝達す る n チャネルMO S トランジスタ N O 5 を含む。M O S トランジスタNO1~NO5は、その器板領域が接地管 圧を受けるように接続される。

【0107】センスアンブ430を活性化するために、 センス活性化トランジスタNO6が設けられる。このセ ンス活性化トランジスタNQ6は、センス活性化信号S Oに応答して導通し、接地電圧GNDをノードSNへ伝 達する。スタンパイ時にノードSNおよびSPを中間電 圧VB Lにイコライズしかつ、プリチャージするために センスイコライズ/プリチャージ回路450が設けられ る。このセンスイコライズ/ブリチャージ回路450 は、イコライズ側号SEOに応答してノードSNおよび S Pをプリチャージ電圧V B Lの電圧レベルにプリチャ ージしかつイコライズする。 このセンスイコライズ/ブ リチャージ回路450は、イコライズ回路440と同じ 域域を確える。図3.5においては、さらに、引者担ゲー ト445の転送ゲートTCaおよびTCbは、コラム選 択侵号Yに応答してピット練BLおよび/BLを内部デ −夕粮IOおよび/IOへ接続する。このコラム選択信 スタMTを含む。アクティブリストア回路420は、1 50 号Yは図35においては、1対のピット練BLおよび/

71 Bl.のみを選択するように示されるが、このコラム選択 信号Yは同時に複数の列を選択するようにされてもよ い。またセンスアンプ430およびアクティブリストア 回路420は、2つのメモリブロックのビット線対によ り共有されるいわゆる「シアードセンスアンプ配置」に 構成されてもよい。次にこの図35に示す半導体装置の 動作をその動作技形図である図36を参照して説明す

5.

【0108】半導体記憶装置においては、ロウアドレス ストロープ信号/RASがハイレベルのときには装置内 10 部はスタンパイ状態に維持される。この状態において は、イコライズ信号EOがハイレベルにあり、ビット統 イコライズ回路440はビット線BLおよび/BLをプ リチャージ掌圧VBLにプリチャージしかつイコライズ している。図様に、センスイコライズ/ブリチャージ回 終450は、ノードSN対上げSPを由間管FVRIに プリチャージしかつイコライズしている。 充電回路40 0は、非活性状態にあり、キャパシタ410の一方電極 は内部間崩壊5上の間圧レベルに充電されている。図3 8においては、このキャパシタ410のスタンパイ時の 20 充賃貸圧VCCSが内部動作業返貸圧VCCに等しい管 圧レベルであるように示される(VCI=VCC)。ス イッチング室子SWa対よびサンス派件化トランジスタ NO 8 はともにオフ状態にある。ロウアドレスストロー プ信号/RASが活性状態のローレベルに立下がると、 メモリサイクルが始まる。この信号/RASの活性化に 広答して所定期間の間プリチャージ信号/PRが断性状 係のローレベルとされ、充計両路400が外部需要ノー ド1から間波をキャパシタ410へ供給し、これにより キャパシタ410の一方管板の管圧VCCSが内架器等 30 ノードSPの管圧レベルが内部管循管圧VCCレベルに 電圧VCCよりも高くなる。またイコライズ信号EOお よびSEOがともに非活性状態とされ、ピット線イコラ イズ回路440およびセンスイコライズ/ブリチャージ 四路450は非活性状態とされる。これによりピット線 B I. および/B I. はプリチャージ管圧V B I. でフローテ ィング状態とされ、またノードS NおよびS Pもプリチ ャージ電圧VBLでフローティング状態とされる。

[0109]次いで信号/RASの活性化に応答して、 図示しない回路により、アドレス信号のデコードが行な われ、ワード被選択動作が行なわれる。選択されたワー 40 ド線WLの間位が図示しないワード線ドライブ回路によ りハイレベルに F昇する。 図3 8 においては、選択ワー ド線WLの像圧レベルが内部像派電圧VCCよりも高い 高電圧Vppにまで昇圧される場合が一例として示され る。ワード線WLが選択状態とされ、その電位がハイレ ベルとなると、メモリセルMCのアクセストランジスタ MTがオン状態とされ、メモリキャパシタMOに格納さ れた電荷がビット線BL (または/BL) に伝達され、 ビット線Bしおよび/BLに電位差が生じる。図36に

格納されており、ビット総BLの電位がプリチャージ電 圧VBLから低下する状態が一例として示される。充電 回路400によるキャパシタ410の充電動作が完了す ると、内部電源線5の放電により、このキャパシタ4! Oの充電電圧VCCSは徐々に低下する。ビット絵BL および/BLの電位差が十分に拡大されると(信号/R A Sが既性状態となってから所定時間将湯後に)、ヤン ス芸性化症号/50およげ50が芸性状能とされる。と れらのセンス活性化信号/SOおよびSOは信号/RA Sに応答して活性状態とされる。これによりスイッチン グ素子SWa およびセンス活性化トランジスタNO6が ともにオン状態となり、ノードSPの充電およびノード S Nの教育が行なわれる。キャパシタ 4 1 0 の一方電板 の衛圧VCCSは内部動作音楽電圧VCCよりも高い雷 FFレベルにあり、スイッチングトランジスタSWaがオ ン状態となったときに内部電源線5上の電圧VCI (V CC)の変動を抑制し、高速でノードSPの単位を上昇 させる。すなわち、内部電源総5上の電位低下はこの中 ャパシタ410からの充電電荷により補償され、内部電 遊練5上の電圧VCIの低下が抑制される。ノードSP の管圧レベルが上昇すると、アクティブリストア同路4 2 Oにおいては、新葉位のビット練RIの葉位をゲート に受けるMOSトランジスタPO2のコンダクタンスが MOSトランジスタPO1のそれよりも大きくなり、ビ ット線/BLがこのトランジスタPO2を介してノード SPから電流を供給されその電位が電源電圧レベルにま で上昇する。このとき、キャパシタ410の間位が内部 製造業圧VCCレベルに変で低下しても、このときには ドライブ妻子2を介して雷流が内部電源線へ供給され、

能持される。 [0 | 1 | 0] 一方、センスアンプ43 0においては、ノ ードSNが接地常圧CNDレベルにまで放信されると、 高電位のピット線/BLの電位をゲートに受けるMOS トランジスタをNO1のコンダクタンスがMOSトラン ジスタNQ 2のそれよりも大きくなるため、ビット線B LはトランジスタNO 1を介して接地電圧レベルにまで 放電される。ピット線BLおよび/BLが内部電源電圧 VCCおよび接地電圧CNDレベルに駆動されると、列 選択信号Yがハイレベルの活性状態とされ、このピット 練B Lおよび/B Lが内部データ級 I Oおよび/I Oに それぞれ列選根ゲート445を介して接続される。その 後、因示しない国路によりメモリセルのデータの書込/ 被出が行なわれる。メモリサイクルが完了すると、信号 /RASがハイレベルとなり、ワード線WLが非選択状 燥とされ、センス活性化信号SOおよび/SOが非活性 状態とされる。この後、ビット線イコライズ信号EOが 活性状態のハイレベルとされ、またセンスイコライズ/ プリチャージ開路450もイコライズ保号SEOにより おいては、メモリキャパシタMOにローレベルの情報が SD 活性状態とされ、ノードSPおよびSNならびにビット

73 線BLおよび/BLがプリチャージ電圧VBLにプリチ ャージされかつイコライズされる。これにより1つのメ モリサイクルが停了する。

【0111】上述のように、アクティブリストア回路4 20の動作開始時において、ノードSPの電圧レベルを 内部電流電圧VCC以上に昇圧した場合、内部電流電圧 VCCを用いる場合に比べて、そのノードSPの意圧レ ベルの立上がり速度を渡くすることができる。この場 合、内部環境電圧VCCを用いる場合に比べてアクティ プリストア同路420において、仮家位のビット線の雪 10 位(図36に示す場合には、ピット線BL)をゲートに 受けるMOSトランジスタ(PQ2)のゲート-ソース 開閉圧が大きくなり そのコンダクタンスが大きくさ れ、一方、MOSトランジスタPO1は、そのゲートと ソースの電圧差が小さくされ、そのコンダクタンスが小 さくなる。トランジスタPQ1およびPQ2のコンダク タンスの斧が大きくされ、 応じてアクティブリストア回 路動作時における充電すべきビット競へ供給する無途を 内部資源電圧VCCを用いる場合に比べて大きくせるこ とができ、高浦でリストア動作を行からことができる。 キャパシタ410の静電容量は、このキャパシタ410 が駆動すべき信号線(センスアンブ駆動信号線)に付随 する負荷容量(ビット検容量)とキャパシタ410の充 世間位とから決定することができる。

[0112] 「変更明1] 図37は、この登録の第4の 実施例の第1の変更例の構成を示す図である。図37に おいては、内部電源線5とノードSPとの間にスイッチ ング素子SWbがさらに設けられる。ノードSPは、ま た図35に示す構成と同様、スイッチング電子SWaを 介してキャパシタ410の一方覚様ノードに接続され る。充電回路411は、キャパシタ410の一方電極を 常時充電していてもよく、また図35に示すように、所 定の抑制のみ充骨を行なうように標度されてもよい、ア の充電回路 4 1 1 の充電電位は、外部電源電圧 V C E レ ベルであってもよく、また内部電源電圧VCCレベルよ りも低い電圧レベルであってもよい。 ノードSPの充電 を補助する徹圧レベルに充留されていればよい。次に動 作について領単にその動作波形図である図38を参照し て説明する。ここで、図38においては、単にセンス前 作時における波形図のみを示す。キャパシタ410の一 40 方電機は充電回路 4 1 1 により所定の電圧レベル (正の 電圧レベル) に充電されている。センス活性化信号/S O a が所定期間活性状態のローレベルとなると、スイッ チ索子SWaがオン状態とされ、キャパシタ410の一 方電板がノードSPに接続される。これにより、ノード S Pは、そのプリチャージ常位VBLからキャパシタ4 10の充電器位によりその窓位が少し上昇し、このノー ドS Pの部位上昇に伴って、ビット検討R Lおよび/R 1.のうち高雲位のピット練習位が少1.ト届する。この 後、センス活性化信号/SObが活性状態のローレベル 30 ハイレベルの非活性状態にあり、第4の実施側と同様の

74 とされ、スイッチ素子SWbがオン状態とされ、内部質 道線5がノードSPに排続される。これにより、ノード S Pはドライプ素子2および比較回路3による電流制御 経路により電視電圧VCCレベルにまで充電される。こ のドライプ素子2からの充電動作により、ノードSPは 経絡的に内部電流部圧VCCレベルにまで上昇する。 【0113】関38に示すように、リストア同路の動作 時において、まずキャパシタ410の充電銀位によりノ

ードSPを存雲し、次いで内部電源的5をノードSPに

接続することにより、このスイッチング素子SWbのオ ン状態移行時における内部電源線5の常圧変動を十分に 小さくすることができ、安定にリストア動作を行なうこ とができる。このセンス活件化研号/SOaおよび/S Obは同じタイミングで活件状態とされてもよい。 リス トア動作時におけるノードSPの電位上昇時に内部電源 締5からの間接供給のみならずキャパシタ410からの 充電電荷を合わせて供給することにより、内部電源線 5 上の電圧レベルの低下を抑制することができ、高速でノ ードSPを所定の電圧レベルへ駆動することができ、高 速でリストア動作を行なうことができる。なお、図36 に破験の減形間で示すように、充質回路400の充電動 作物間はリストア同路の動作楽団と策たり合うようにし てもよい。すたわちリストア動作時においても在信団体 4 0 0 からノードS Pが充電されるため、より事情でノ ードSPの電位を所定の電圧レベルにまで上昇させるこ とができ、応じて充電されるべきビット線に対して設け られたMOSトランジスタのゲート-ソース間間位差を 十分大きくすることができ、高速で充電すべきビット線 を充電することができる。

30 【0114】以上のように、この発明の第4の実施例に 従えば、リストア回路の動作時、そのノードをキャパシ タの充電電荷により電位を上昇させるように構成したた め、ドライブ素子2 および比較回路3 の応答に遅れが生 じる場合においても、内部関係線5上の管圧低下を十分 に抑制することができ、安定かつ高速にリストア同路の 制御ノードを所定徴圧レベルへ上昇させることができ、 高速かつ安定に動作するリストア回路を実現することが できる。

[実施例5] 図39は、この発明の第5の実施例である 辛専体装置の要節の構成を示す図である。この図39に 示す構成においては、リストア回路420に含まれるp チャネルMOSトランジスタPO1およびPO2の基板 領域(ウェルをたは半導体層)は充電回路400の出力 電圧を受けるように接続される。ノードSPは、スイッ チング素子SWcを介して内部電源線5に接続される。 他の機能は、関35に示すもの間じであり、対応する部 分には同一の船舶委員を付す、少にこの図3.9に云す法 置の動作をその動作波形図である図40を参照して説明 する。スタンパイサイクルにおいては、信号/RASは (39)

状態に各信号が設定される。この状態においては、アク ティブリストア回路420のMOSトランジスタPO1 およびPO2の基板領域は内部電影線5上の電圧VCI (内部道際電圧VCC) レベルに充電される。

【0115】信号/RASが活性状態のローレベルとな り、アクティブサイクルが始まると、まず充瀬回路40 Oが、プリチャージ信号/PRに応答して活性化され、 所定期間内部電源電圧VCCよりも高い電圧を出力す る。これによりアクティブリストア回路420のMOS トランジスタPOIおよびPO2の基板領域が電影電圧 10 VCCよりも高い僧圧レベルに充意され、これらMOS トランジスタPO 1 およびPO2 の英板パイアスがより 深い状態に設定される。次いでメモリセル選択動作が行 なわれ、選択ワード線WL上の電位が表電圧Vppレベ ルにウトがると、ピット練RT.および/RT.にこのメモ リセルMCが記憶するデータに応じた電位差が生じる。 図40においては、ビット被BLにローレベルの電圧が 伝達される状態が一例として示される。次いでセンス話 性化個母/SOが活性状態のローレベルとされ、スイッ チング来子SWcがオン状態とされる。これにより、ノ 20 ードSUBとSPが相互接続される。MOSトランジス タPQ1およびPQ2の基板領域に格納された電荷がノ ードSUBおよびスイッチング素子SWcを介してノー ドSPへ伝達される。これにより、基板領域に格納され ていた充電電荷がノードSPへ伝達され、このノードS Pは、内部間道線5からの冒液供給と其板領域からの充 質量槽の供給とに従ってその製圧レベルが上昇する。 こ れにより、内部質素振5 トの電圧レベルの低下を抑制す ることができ、ドライブ素子2および比較開発3の広答 の遅れを補償することができる。このリストア回路42 30 Oの動作開始時においては、ノードSUBから高電圧が ノードSPへ伝達されるため、ノードSPの電圧上昇速 度は早くなり、MOSトランジスタPO1、PO2のソ 一ス電位が高くされたことと等値となる。したがって、 家権例4の場合と同様、ビット機を充電すべきMOSト ランジスタのコンダクタンスは他方のMOSトランジス タのそれよりも相対的に十分大きくされ、高速で充電す べきピット線を充電することができる。

[0116] 図40においては、この単板ノードSUB が、充電回路400の充電完了後、ノードSPに接続さ 40 れ、その報位が低下する状態が示される。このように、 アクティブリストア同路のMOSトランジスタPO1お よびPQ2の基板領域を容量として利用し、この容量の 充電電荷を用いてアクティブリストア回路のノードSP の電位上昇時に利用することにより、内部電源数5上の 電位低下を抑制して高速でノード S Pを所定の電圧レベ ルへ駆動することができる。また、この充電回路400 による充電期間はプリチャージ信号/PRの活性期間の みであり、したがって充電回路400が外部電源ノード 1から電流を供給されて充電動作を行なったとしても、 50 Pに接続される。これにより蒸板領域SUBに充電され

その充電動作は所定期間のみ行なわれるため、ノードS Pが内部電源電圧VCCレベル以上に昇圧されることは ない。また、スイッチング素子SWcのオン状態のとき には、アクティブリストア回路においてMOSトランジ スタPO 1 およびPO 2のソースおよび基板領域が同じ 電位とされるため、MOSトランジスタPQ1およびP Q2は最も低いしきい値電圧の絶対値の状態で増幅動作 を行なうことができ、高速に充電動作を行なわせること ができる。また、基板パイアスを深くすることにより、

そのしきい確実圧の絶対値が大きくなるため、アクティ プリストア网络420のMOSトランジスタPO1およ びPO2のコンダクタンスは内部管護管FVCCが無板 領域へ印加される場合に比べて大きくなり、その動作院 始時における増減動作遂度を遅くすることができ、応じ てセンスアンブの感度を高くすることができ (微小電位 が緩やかに増幅される)、正確に動作するアクティブリ ストア回路を実現することができる。

[0117]なお図40において破線で示すように、充 雷回路400に封するプリチャージ債長/PRはセンス 活性化信号SOおよび/SOが活性状態となった後も充 雪 (プリチャージ動作) が行なわれるように構成されて もよい、この場合 より高速アノードSPを形容の電子 レベルへ駆動することができる。

[変更例1] 図41は、この発明の第5の実施例の第1 の変更例の構成および動作を示す図である。図41 (a) において、充盤回路 4 D Oは、プリチャージ信号 /PRに応答して所定期間のみプリチャージ動作を行た う。アクティブリストア同様に含まれるMOSトランジ スタP() 1 およびP() 2 (間41(a) には元さず)の 基板領域SUBは内部電流ノード5に接続される。すな

わち基板領域SUBは、充電回路400の充電動作時、 内部電源線5上の管圧VCIよりも高い管圧レベルにプ リチャージされる。内部電源線5とアクティブリストア 回路のノードSPの間にスイッチング素子SWeが配置 され、ノードSPと基板領域SUBの間にスイッチング 素子SWfが配置される。スイッチング素子SWeはセ ンス活性化信号/SOに応答して導通し、スイッテング 素子SWfはこのセンス活性化信号/SOより違いタイ ミングで活性状態とされる信号/SOaにより専消状態 とされる。次に、図41(b)に示す動作波形図を参照 して動作について簡単に採用する。

[0118] スタンパイ時においては、スイッチング来 子SWeおよびSWՐはともにオフ状態にあり、基板領 域SUBは内部電影線5上の電源電圧レベルに充電され ている。アクティブサイクルが始まると、まずプリチャ ージ信号/PRが活性状態とされ、充電回路400が動 作し、基板領域SUBを所定電圧レベルに充信する。次 いで、信号/SOaが活性状態となり、スイッチング素 子SWfがオン状態となり、蒸粉領域SUBがノードS

電圧」が伝えて上掛する。
(1) 13 高級 電気が低化さのプライプリストプ雨箱
が今べて間点されるため (機能のビト車材を打を行む。
が今べて間点されるため (機能のビト車材を打を行む。
の総板電域に燃が大きるご照とった。最低級域の設置
の総板電域に燃が大きるご照とった。最低級域の設置
を開始して記述しているとしたができる。 を開始して温上ゲルを上昇できることができる。 第一年 アライフアストプルト 日本のとのでは、 電圧が入り、アライフアストプルト 日本のとのできる。上井 電圧が入りはノード ドラドに付けする機能とは、 あいても、内容機能をある。との場として手が概な あいても、内容機能をある。との場として手が概な あいても、内容機能をあるとの場として手が構む。 あいても、内容機能をあるとの場として手が構む。

できる。 「変更例2] 図42は、この第5の実施例の第2の変更 例の様式および動作を示す図である。図42(a)にお 30 いて、この発明の第5の実施例の第2の変更例の構成に おいては、充電回路400の出力ノード(基板領域SU B) と内部電原線5の間にロウアドレスストロープ信号 RASへ非活性化時に導通状態となるスイッチング素子 SWgがさらに扱けられる。他の構成は関41(a)に 示す構成と同じである。スイッチング牽子SWoはスタ ンパイサイクル時においてのみオン状態とされる。充電 回路400はプリチャージ信号/PRに応答して所定期 間のみプリチャージ動作を行なう。次に動作についてそ の動作波形図である図42(b)を参照して説明する。 【0120】 スタンパイサイクルにおいては、信号RA Sはローレベルにあり、スイッチング素子SWgがオン 状態、一方、センス活性化信号/SOおよび信号/SO aは非活性状態のハイレベルにあり、スイッチング素子 SWeおよびSWfはオフ状態にある。この景報におい では、基板領域SIIBは内部管系統5Fの電源管圧VC Cレベルに充電される。アクティブサイクルが始まる と、信号RASが活性状態のハイレベルとなり、スイッ チング素子SWgがオフ状態とされる。この信号RAS

のローレットとされ、天空流れら00分析り、高速度 基3018年間から単一いんとされる。 私で何を 号/503が簡単数のローバルとされ、最初観念 号/503が簡単数のローバルとされ、最初観念 り18とカードラトン作電をかけれた。 大きの まの確認がある。 入って目のうらのが指土性の ローレバルとされ、イッチンク部下39とが指土性の される。 これとは、カードラアサディが来上される。 である。これとは、カードラアサディが来上される。 である。これとは、大学の世が完まなイルトバルととし、 は、内部単独的ない。 は、内部単独的ない。 は、内部単独的ない。 は、内部単独的ない。 は、内部単独的ない。 は、内部単独的ない。

6.0 (2.1) 社会が管理的第4のとしては、外上記されない。 からいることにディを連続を呼ばれてよいだす。 次週 からいることにディを連続を呼ばれてよいだす。 次週 からいることにディールでは、またがも、次週 からいるではディールではできた。 できることは超されて である。 またがるご覧を上げないとできない。 できることは超されて である。 またがるご覧を上げない。 できることはできる。 ※提携されるが競技であったが、という解して、このであったが実施であった。 の言葉のご覧を向かしてプラナ・ブリンストア開発の から事態のご覧を向かしてプラナ・ブリンストア開発の から理解があることができ、 だして、短途が立まないでき、 花園 いたいることにできることができ、 だして、 はからできた。 花園 いたいることにできることができ、 花園 できることができ、 花園 できることができ、 だして はまかっ できることができる ことができる ことができる

「実施側6] 関43は、この登出の第6の東原側である。 半導体装置の要部の構成およびその動作を示す図であ る。図43(a)において、外部整復ノード1と基板側 域(アクティブリストア団路に含まれるMOSトランジ スタの基板領域)SUBの間に、ロウアドレスストロー プ供号RASに広答して選派するスイッチングトランジ スタSWhが設けられる。内部電源線5は基板領域SU Bには接続されない。 蒸板領域SUBとアクティブリス トア回路のノードS Pとの間には、信号/SOakck等 して専通するスイッチング素子SWfが配置され、内部 40 電影練5とノードSPの間にセンス活件化供号/SDに 応答して導通するスイッチング素子SWeが配置され る。スイッチング素子SWhは、信号RASがハイレベ ルのときにオン状態とされ、信号RASがローレベルの ときにオン状態とされる。すなわち、スイッチング素子 SWhはスタンパイサイクルにコいてオン分位とされ る。次に動作についてその動作技形図である図43 (b)を参照して説明する。

と、毎年RASが搭性実際のハイレベルとなり、スイッ ドング第子SWgがオフ状態とされる。この毎年RAS の活性に応答してプリチャージ信号/PRを搭札策 50 禁犯をおり、基本リエトラスト の活性に応答してプリチャージ信号/PRを搭札策 50 禁犯をかり、基本リエトリストラスト

られる外部電流部圧VCEレベルに充満される。スイッ チング寄子SWeおよびSWfはともにオフ状態にあ る。アクティブサイクルが始まると、信号RASがハイ レベルとなり、スイッチング素子SWhがオフ状態とさ わる。この信号RASがハイレベルになり アクテょブ サイクルが始まると、所定期間経過後信号/SOaがロ ーレベルの活性状態となり、スイッチング寄子SW f が オン状態となり、基礎領域SUBがノードSPに接続さ れ、ノードSPの部位がそのプリチャージ常位(中国哲 位) から上昇する。これによりアクティブリストア動作 10 が穏やかに開始される。ノードSPの電位上昇に従って 基料領域SIIRの銀位が低下する。このノードSPと基 板領域SUBは相互接続されており、ほぼ同じ途底で基 板領域SUBの単位低下とノードSPの単位上昇とが生 じる。リストア動作開始時、アクティブリストア回路の MOSトランジスタの蒸板パイアスは深くされており、 そのチャネル板杭が基板物學により大きくなり揺やかな 増御動作が行なわれる。

【0 1 2 3】 地いで、センス活性化価量/S Dがローレ

ペルの活性状態とされ、スイッチング素子/SOがオン 20 状態となり、ノードSPへは内部電源線5から電流が供 給され、その傑位が内部電道線5上の電道電圧VCI (内部動作電源電圧VCC) レベルに復帰する。このス イッチング素子SWeを介しての雷液供給は、またスイ ッチング素子SWfを介して基板領域SUBに対して行 なわれているため、 高級領域SIIRの責任は国際内部費 源VCCレベルとなる。この状態においてアクティブリ ストア動作が行なわれる。この場合においても、先の裏 2の実施例の場合と同様、高電位のピット線を充電すべ きMOSトランジスタのコンダクタンスとそうでないM 30 OSトランジスタのコンダクタンスとの挙が十分大きく され、比較的高速で充電すべきビット機の需位がトロす る。またこのとき、アクティブリストア回路において、 MOSトランジスタPO1およびPO2 (図39参照) のソースおよび拡板領域は同一電位とされており、基板 効果の影響を受けることなく、小さな絶対値のしきい値 置圧によりこれらのMOSトランジスタが動作してお り、高速でリストア動作を行なうことができる。1つの 動作サイクルが作了すると、信号RASがローレベルへ 立下がり、次いで信号/SOaおよび/SOがハイレベ 40 ルの活性状態とされる。スイッチング素子SWhがオン

レベルに充電される。 [0124] この第6の実施例のように、アクティブリ ストア回路のMOSトランジスタの基板領域を外部影響 **常圧レベルとすることにより、何ら余分の充意回路を設** けることなく容易に基板領域を充電することができ、高 速かつ安定に動作するアクティブリストア回路を実現す ることができる。以上のように、この第6の家務例の報

状態となり、再び基板領域SUBが外部電影電圧VCE

ア同路の構成要素であるMOSトランジスタの基板領域 を外部電源電圧レベルにプリチャージしておき、アクテ ィブリストア回路の動作時にはその基板領域に充電され た電荷をアクティブリストア回路の活性化ノードへ伝達 するように構成しているため、このノード単位を高速で かつ正確に上昇させることができ、高速かつ安定に動作 するアクティブリストア回路を得ることができる。

「実施網7] 図44は、この発明の第7の実施例である 辛濃体装置の亜鉛の様点を示す図である。 図44におい ては、一列のメモリセルに関連する部分すなわち1つの センスアンプに関連する部分の構成のみを示す。図44 においてアクティブリストア回路420は、交差財合さ れたpチャネルMOSトランジスタPO3およびPO4 を含む。これらのMOSトランジスタPO3およびPO 4 の試板領域へは外部環流ノード 1 から外部管道管圧V CEが供給される。

【0125】ピット輸イコライズ同株440は、図39 に示す構成と個様、nチャネルMOSトランジスタNO 3、NO4およびNO5を含む。これらのMOSトラン ジスタNO3~NO5の基板領域は接地電圧GNDを受 けるように接続される。センスアンプ430は、ビット 練BLおよび/BLの間に交換組合されたnチャネルM OSトランジスタNO7およびNO8を含む。これらM OSトランジスタNQ7およびNQ8の基板領域はノー ドVSWに接続される。ノードVSWと接地電圧供給ノ ードとの際にプリチャージを書 A Pの活性化鉄道漢分数 となるスイッチング素子SW 1 が配置される。ノードV SWとノードSNの間には、信号SObの活性化時に導 通状性とされるスイッチング素子SW I が配置される。 ノードSNと接続電圧供給ノードとの間には、保得SO a の液性化酶に循環接触となるスイッチング室子 S W k が配置される。またビット締対RLおよび/RLには、 列選択信号Yに応答してピット線BLおよび/BLを内 部データ線 | 〇および/10へ接続する列選択ゲート4 4.5が配置される。この列激択ゲート4.4.5は、列激択

その操作被形図である図45を参照して説明する。 【0126】スタンパイサイクル時においては、ロウア ドレスストローブ信号/RASはハイレベルの非活性状 銭にあり、応じてビット観イコライズ信号EOはHレベ ル (高雲圧Vppレベル) にあり、ビット終イコライズ 同路440のMOSトランジスタNO3~NO5がすべ てオン鉄幣にあり、ピット線BI.および/BIは中間質 FVBLにプリチャージされかつイコライズされてい る。アクティブリストア回路420のノードSPおよび センスアンブ430のノードSNは同様、図示しないイ 成に従えば、スタンパイサイクル時にアクティブリスト 50 コライズ/ブリチャージ回路により中間電圧VB1.にブ

信号Yに応答して導通する転送ゲートTGaおよびTG

bを含む。ピット線イコライズ回路440および列選択

ゲート445の構成は、先に図39に示したものと同じ

である。次に、この図44に示す雑成の動作について、

リチャージされかつイコライズされている。 センスアン プ430のMOSトランジスタNO7およびNO8の基 板領域VSWは、他のサイクルにおいて韓重電圧GND レベルにプリチャージされている。 アクティブサイクル が始まるとき、信号/RASがローレベルの新井建築と される。これに応答して、信号oPがハイレベルの話性 状態となり、スイッチング来子SWIがオン状態とされ る。これにより基板領域VSWは接地管圧GNDレベル に確実にプリチャージされる。このときまたビット線イ コライズ信号EOがローレベルの非活性状態となり、ビ 10 ット線イコライズ回路 4 4 0 のM O S トランジスタN O 3~NO5がすべてオフ収修とされる。 [0127] 図示しない経路により、ワード輸送択動作 が行なわれ、選択ワード線WLが高電圧Vppレベルに まで昇圧される。これにより、ワード線W上に接続され るメモリセルMCの配領する情報に従ってビット線BI. および/BLに常位差が生じる。図45においては、ビ ット練BI.へは、ローレベルの情報が該出された状態が 一例として示される。次いで、センス活性を信号5.0 h がまずハイレベルの活性状態とされ、スイッチング素子 20 SWiがオン状態とされる。これにより基板領域VSW がセンスアンプ430のノードSNに接続されノードS Nの電圧レベルがプリチャージレベルのVBLから徐々 に低下する。このノードSNの電位低下は、基板領域V S Wからの管帯(関子)の供給により行なわれており、 広じて基板振波VSWの常位が上昇する。次いで、第2 のセンス活件化信号SOaがハイレベルの活体状態とた り、スイッチング菓子SWkがオン状態とされ、接地電 圧GNDがノードSNへ与えられる。これにより、セン スアンプ430のノードSNの爾圧レベルが急遽に低下 30 する。スイッチング素子SWkのみを介して接換電圧G N Dを供給する構成と比べて、キャパシタとして、MO SトランジスタNQ7およびNQ8の基板領域を用い、 そこに格納された電荷を利用してノードSNを接地電圧 レベルへ駆動しているため、高速でセンスアンプ430 のノードSNを所定の接地電圧レベルへ駆動することが できる。このとき、センスアンプ430において、スイ ッチングボ子SWiを介して基板領域VSWとソース (ノードSN) とが相互接続され、四一重位となるた め、これらMOSトランジスタNQ7およびNQ8のし 40 EVBLにプリチャージされている。信号/RASがロ さい信電圧は、基板効果の影響がなくなり、最小値とな り、高速で放電すべきビット線を接地選圧レベルへ放電 することができる。ノードSNは、基板領域VSWの容 量がこのノードSNに付随する容量(ビット総容量)よ りも小さい場合においても、スイッチング妻子SWkを 介して独地電圧GNDレベルへ確実に放置される。これ により、接地電圧のセンス動作業始時における理念上が りを防止し、確実にセンス動作を行なうことができる。 【0128】メモリサイクルが完了すると、信号/RA

択状態の始始部圧レベルへ低下する。次いで、まず但号 SObがローレベルとされ、スイッチング索子SWiが オフ状態とされる。基板領域VSWは、既に接地常圧G NDレベルに充電されている。 次いで活性化信号SOa がローレベルの非話性状態となり、スイッチング電子S Wkがオフ状態とされる。なお図45に示す波形図にお いては、プリチャージ信号øPは、センス動作時におい てもハイレベルの誘性状態とされている。このとき、充 電信号 a Pがローレベルの活性状態となった後にセンス 活性化信号SObおよびSOaが活性状態とされる構成 が利用されてもよい。なお、アクティブリストア回路の ノードSPの間位は、先の実施例2において説明したも

のと同様であり、図示しない経路によりセンス活性化信

号が発生され、このノードS Pは内部電流電圧VCCレ

べルにまで上昇する。

「奈ぞ例1] 図46は、この発明の第7の実施側の第1 の変更例の構成を示す固である。 図4 8に示す構成にお いては、センスアンプ430のMOSトランジスタNO 7 およびNQ8の基板領域VSWへは、スイッチング素 子SWmを介してVbb発生回路460からの無償圧V b b が供給される。スイッチング寄子 S Wmは、そのゲ ートにプリチャージ信号 o P Rを受ける。このプリチャ ージ信号ePRは、そのハイレベルが内部管道管圧VC Cレベル、そのローレベルが負電圧Vbbレベルであ る。他の機能は関するに元を機能と同じであり、社会化 3.部分には関ビ無阻発量を付す。 カレ 図4.6 に受す場 成の動作を、その動作波形図である図47を参照して製 明する。

【0 1 2 9】スタンパイサイクルにおいては、併号SO a、SObおよびePRはすべてローレベルの非特性分 **築にあり、スイッチング案子SWk、SW∣およびSW** mはオフ状態にある。基板領域VSWは、先のサイクル において接地電圧GNDレベルにプリチャージされてい る。ビット被イコライズ回路440は、ハイレベルのイ コライズ信号EQに応答して活性化されてピット線BL および/BLを中間電圧VBLにプリチャージしかつイ コライズしている。またアクティブリストア回路420 においては、ノードS Pは中間電圧VB Lにプリチャー ジされ、またセンスアンプ430のノードSNも中間性 ーレベルの活性状態となると、アクティブサイクルが始 まる。この信号/RASの立下がりに応答して、プリチ ヤージ信号 a P R がローレベルからハイレベルヘカトが り、Vbb発生回路460の発生する負電圧Vbbがそ ンスアンプ430の拡新領域VSWへ供給される。それ により、 其新領域VSWは接地電圧GNDLペルから会 電圧Vbbレベルに充電される。またこのときイコライ ズ個号EOが非指性状態のローレベルとされ、ピット絵 イコライズ回路440が非活性状態とされ、ビット線B Sがハイレベルへ立上がり、ワード線WLの電位が非遇 SD Lおよび/BLはプリチャージ常圧VBLでフローティ ンゲ状態とされる。

【0130】選択ワード線WLの電位が高端圧Vppレ ベルにまで上昇し、ピット線BLおよび/BLの電位差 が拡大されると、センス活性化信号SObおよびSOa が確次活性状態のハイレベルとされる(信号/RASK 応答して所定期間経過後に活性状態とされる)。これに よりまずスイッチング素子SW」がオン状態とされ、基 板領域VSWの自然圧VbbがノードSNへ伝達され、 ノードSNの能圧レベルはその中間電圧VBLから接地 報位レベル方向へ低下する。センスノードSNへは基板 10 領域VSWから負電圧が供給されるため、通常の接地電 圧GNDが供給される場合に比べて高速でセンスアンプ 430のM0SトランジスタNQ7およびNQ8のソー ス電圧が低下し、高型位のビット線の製位とそのノード SNの間位との差が大きくされ、低電位のピット絵を始 雪すべきMOSトランジスタのゲートーソース開催圧が 拡大され、高速で放電すべきピット線の放電が行なわれ る。このとき、MOSトランジスタNO7およびNO8 の基板領域VSWへは負電圧Vbbが印制されており、 接地側圧を印加する場合よりもそのパイアスが深くされ 20 る。したがってこの場合には、基板パイアス効果によ り、MOSトランジスタNO7およげNO8のしまい値 信圧が高くなり、ソース電位が等値的に低下する。この

状態においては、比較的緩やかに放電動作が行なわれ る。したがってセンス動作開始時においてスイッチング 男子SWIがオフ状態のときにおいては、腰やかにセン ス動作が行なわれ、次いでスイッチング妻子SWiがオ ン状態となり、基板領域VSWとノードSNとが和互称 続されて基板効果が挑励された後に高速で放電が行なわ れることになり、センス動作団装練における細やかな園 30 福およびその後の高速の衛福動作という 2 段階のセンス 動作が実現され、正確にピット線BLおよび/BLの機 小電位差を増幅することができる。 【0131】1つのメモリサイクルが完了すると、保号

/RASがハイレベルへ立上がり、応じてワード線WL がローレベル、センス活性化偿号SObおよびSOaが ローレベルとなり、イコライズ信号EOが高電圧Vpp レベルのハイレベルとされる。これにより、各回路がス タンパイ状態に復帰する。なお、図45および47に示 す動作波形図においては、スイッチング素子SWiがオ 40 フ状態とされた後にスイッチング妻子SWkがオフ状態 とされている。これは同じタイミングでスイッチング書 子SWkおよびSW1がオフ奴襲とされてもよい。また スイッチング素子SWkが先にオフ収盤とされ、次いで スイッチング素子SWiがオフ状態とされてもよい。 [変更例2] 図48は、この発明の第7の実施例の第2 の変更例の構成を示す図である。図48に示す構成にお いては、基板領域VSWに対し、さらに、値号/RAS の非活性化時導通して接地電圧GNDを伝達するスイッ チング素子SWnが配置される。すなわち図48に示す 50 れる。図50において、外部電源電圧VCEが所定の電

構成においては、信号/RASがハイレベルのスタンバ イサイクルにおいては、スイッチング素子SWnがオン 状態とされ、センスアンプ430のMOSトランジスタ NO7およびNO8の基板領域VSWへは接地費圧GN Dが与えられる。 これによりスタンパイサイクル時にお いて、英板領域VSWがフローティング分割となるのが 防止され、確実に基板領域VSWを接地電圧GNDレベ ルに締拾することができる。

【0132】この図46および図48に示す構成におい て、スイッチング索子 S Wmは所定期間のみオン状態と されているため、Vbb発生網路460から食業圧Vb bが与えられても、その自信圧V b bが基板領域 V S W へ印加される期間は限定されており、したがって基板領 域VSWは、ノードSNの充電の後、スイッチング素子 SWkおよびSW」により接地電圧GNDレベルにまで 駆動され、ノードS Nが負電圧V b b レベルにまで変化 するのは防止される。以上のように、この第7の実施例 の構成に従えば、センスアンプのMOSトランジスタN O 7 およびNO 8 の基板側域を所定管圧に充電し、セン ス動作開始時にはこの甚板領域に充電された電荷を用い てヤンスアンプの活件化用のノードを充電しているた め、高確かつ安容にセンス動作を行たらアレバできる。 [実施例8] 図49は、この発明の第8の実施例である 内部電源電圧発生回路の構成を示す図である。図49に おいて、内部電流電圧発生同路(内部等圧同路)は、外 部間直ノード1に与えられた外部間微電圧VCEが形定

の電圧レベルに上昇したとき、外形管微筒圧VCEが投 入されたと判断!。 雷運投入給出信号POR (図49kc は示さず) およびその反射信号/PORを出力する情報 投入輸出開放45と、外部管理ノード 1 Fの外部保護管 圧VCEから所定の電圧レベルの基準電圧Vrefを生 成し、信号線9上に出力する禁準電圧発生回路4と、電 源投入輸出阻路 4 5 からの管照投入検出信号/PORに 広答して選通し、外部電流ノード1と信号接9を雪切的 に接続する pチャネルMOSトランジスタ 4 8を含む。 ドライブトランジスタ2および比較回路3は、従来の内 軍構成回路と同様であり、比較回路3は、内部電源線5 上の内部電影電圧VCIと信号線9上の電圧とを比較 し、その比較結果に従ってドライブトランジスタ2の間 接供給量すなわちコンダクタンスを調整する。負荷回路 7は、この内部需要級5上の内部需要管FVC1を使用 する。次にこの例49に示す内部電流電圧発生同路の動 作をその動作被形図である図50を参照して説明する。 【0133】外部電源ノード1に外部電源電圧VCEが 与えられ、この外部電源ノード1上の電圧レベルが所定 の電圧レベル以上となると、電源投入検出回路 4.5 は外 部電影電圧VCEが投入されたと判断し、電源投入輸出 信号PORをHレベルに立上げる。この情報投入輸出例 号PORのHレベルのパルス転は適当な大きさに設定さ 圧レベルで一定となった時刻の後にこの電源投入検由信 唇PORはLレベルに立下がるように示される。この質 源投入検出信号PORの期間がもう少し長くされてもよ い。一方、電源投入検出信号/PORはLレベルを維持 する(外部型所管圧VCFの役入時での外部室所置圧V CEに従って少し電圧レベルは上昇するが、信号POR により即座にLレベルに設定される。このLレベルの信 号/PORに応答してMOSトランジスタ46がオン状 増となり、信号線9上に外部開駅電圧VCEを伝達す る。基準電圧発生回路4は、この構成は後に一例を示す :0 が、外部電源電圧VCEが一定の電圧レベル以上となっ たと今に動作し、この基準電圧Vrefの電圧レベルを 徐々に上昇させて最終的に所定の一定電圧レベルに設定 する。比較回路3は、この信号級9上の採圧と内部能限 接5上の内部電源電圧VC1とを比較し、その比較結果 に従ってドライブトランジスタ2を駆動している。 内部 電源線5には比較的大きな寄生容量が付額し、この内部 雷波雷圧VCIの上昇は基準管圧Vrafの電圧レベル のト見よりも緩やかでおる。 てのとき、MOSトランジ スタ48がオン状態であり、信号線9上の電圧は外部電 20 源電圧VCEレベルに設定されているため、比較回路3 は、この内部電波管圧VCIと外部電波管圧VCEの差 に従ってドライブトランジスタ2のコンダクタンスを調 勢する。したがって、ドライブトランジスタ2は抵滞雷 圧発中回路 4 からの基準管圧 V r e f と内能管着管圧 V C「レルド的する場合にドベアより大きな音音を内部面 源線5へ供給する。これにより、内部電源線5上の内部 常派管圧VC1の立上が早くされ、内部電源電圧VC1 が高速で安定状態とされる。

【0134】なお関連投入輸出回路45の出力する信号 30 /PORのHレベルへの立上がり削減は、この内部電源 線5上の電源電圧VCIが一定の基準電圧のレベルに到 達するまでの前間に設定されればよい。この信号/PO Rの立上がり期間および信号PORのHレベルの持続期 間は、したがって、内部電源電圧VCIが目標となる一 定の常圧レベル(減準電圧Vrefの最終到達レベル) 以上となるときまでに、比較回路3が基準地圧発生回路 4からの基準電圧Vrefと内部電源電圧VCIとを比 終する動作を行なうように粉歩される。上述のように、 により、たとえばDRAMにおいて、電源投入後内部回 路をリセットするために実行されるダミーサイクル (他) 号/RASを所定回数トグルさせて信号線および内部/ ードを所定領圧レベルに設定する)を行なう際に確実 に、内部整派電圧VC1を所定の電圧レベルに設定する ことができ、確実に内部回路および内部ノードを祈念の 常圧レベルに初期設定することができる。

[変更例1] 図51は、この発明の第8の実施側の内部 電源電圧発生回路の第1の変更例を示す図である。図3 なわちドライブトランジスタ2のゲートに、電源投入物 出信号PORに応答してオン状態となり、ノード6を移 地ノードVSSに電気的に投続するnチャネルMOSト ランジスタ47が設けられる。他の構成は、従来の内部 部所解除と同じである。 次に関3.7 に元寸境がの前代に ついてその動作波形図である図52を参照して説明す 【0135】外部電源電圧VCEが外部電源ノード1へ

与えられ、所定のレベルに達すると、電源投入検出借号 PORが所定期間Hレベルとされる。これによりMOS トランジスタ47がオン状盤となり、ノード6は接地電 肝VSSレベルに影字される。ドライブトランジスな2 は、このノード6上の接地電圧VSSに従って大きなコ ンダクタンスを有し、外部電源ノード1から内部電源線 5へ大きな環境を供給し、内部電源電圧VCEの電圧レ ベルを上昇させる。雷道投入検出供号PORがHレベル のとき、拡進電圧Vrafは形定の電圧レベルに到達し ていないため、より高速で内部雷通電圧VCIを上昇さ せることができる。 管道投入給出租券POPが1 レベル となると、MOSトランジスタ47がオフ状態となり、 ノード6の電圧レベルは、比較回路3の出力信号に応じ て変化し、そのときの基準電圧Vrefの電圧レベルと 内部需要型FVC1の電圧レベルに従ってドライブトラ ンジスタ2のコンダクタンス (雷流駆動力) が顕整さ れ、内部雪洋雪圧VCIが長終の雪圧レベルにまで F県 する。この図51に示す機能においても、外部保護保圧 VCEの印加時に、ドライブトランジスタ2は、大きな 電流駆動力をもって外部電流ノード 1 から内部電流線 5 へ雷流を供給するため、高速で内部電源電圧VCIを上 料させることができ、応じて高速で内部電視電圧VCI を所定の電圧レベルに安定化させることができる。 [0136] [変更例2] 図53は、この発明の第8の 実施例である内部電源電圧発生回路の第2の変更例の構 成を示す図である。図53に示す構成においては、ドラ イプトランジスタ2とは別に、内部電源線5と外部電源

ノード1の間に、繋派投入検出信号/PORに応答して 構造する pチャネルMOSトランジスタ48が設けられ る。関53に示す機理の動作をその動作物形成である図 5.4を参照して製剤する。この図5.3に示す機成におい 内部電源電圧VCIが安定化される期間を早くすること 40 では、図51に示す構成と同様、外部電源電圧VCEが 外部電源ノード1印加されると、所定期間 pチャネルM OSトランジスタ48がオン状態となり、外部電源ノー ド1から内部製御線5へ関流が供給される。比較回路3 の出力信号の常圧レベルが退荷状態にあり、ドライブト ランジスタ2のコンダクタンスが不安定な場合において も、内部取扱線5はMOSトランジスタ48を介して外 部書楽ノード 1 から電流を供給され、内部書源電圧 V C Iの電圧レベルが上昇する。信号/PORがHレベルに ウトがると MOSトランジスタ48がオフ分輪とされ 7に示す構成においては、比較開路3の出力ノード6寸 SD る (機能/PORのHLベルは外部推奨管圧VCFLベ

ができる.

ル)。内部電源線5は、比較回路3の出力信号に従って ドライプトランジスタ2を介して外部電源ノード1から 電流を供給され、その内部電源電圧VCIの電圧レベル は所定の電圧レベルに上昇する。

【0 [37] この図53に示す構成においても、内部室 源電圧VCEが内部電源ノード1へ印加されたとき、内 部幣派線5が外部滑渡ノード1に滑気的に移続されるた め、内部電流電圧VCIの銀圧レベルの上昇を早くする ことができ、内部電景電圧VCIを高速で安定状態に設 定することができる。

[実施例9] 図55は、この発明の第9の実施例である 内部電源電圧発生回路の構成を示す器である。図5.5に おいて、内部電源電圧発生回路は、基準電圧Vrefと 内部重複線5 Fの内部重複線用VC Fを比較する比較同 路32、比較同路3の出力保号に応答して外部需要ノー ド1か5内部電源線5へ電流を供給するドライブトラン ジスタ2と、比較回路3の出力信号を増幅する増幅回路 50と、この環報回路50の出力信号に応答してオン・ オフし、外部管派ノード1から内部資源線5へ資流を供 給する p チャネルMOSトランジスタ60を含む。増幅 20 いても、増幅回路50が比較回路3の出力信号すなわち 回路50は、比較同路3の出力信号を開催する2段の縦 鍵接続されたCMOSインパータ52および53と、C MOSインパーな5つおよび53の出力保景の1 レベル の振幅を削削する振幅制限回路51を含む。CMOSイ ンパータ52および53は、外部需求ノード1に与えら れる外部電流電圧VCEを一方導通電流電圧として動作 する。次にこの図55に示す内部常原電圧発生回路の動 作をその動作技形図である図56を参照して製鋼する。 【0138】内部関系練5トの内部環境電圧VCIが緩 やかに低下した場合、比較回路3の出力信号も困難にこ 30 の内部電源電圧VCIの変化に追随して低下する。比較 回路3の出力信号すなわちノード6の信圧レベルが低下 すると、ドライブトランジスタ2は、そのコンダクタン スが大きくなり、外部電流ノード1から内部電影線5へ 御液を供給し、この低下した内部管道衛圧VCIの電圧 レベルをもとのレベルへ復得させる。このとき、また、 塔福回路50においては、CMOSインパータ52がこ のノード6上の信号を反転増幅し、次いでCMOSイン パータ53がこのCMOSインパータ52の出力信号を 反転して増幅する。これにより増幅回路50の出力値号 40 ートがノード」1に接続されるpチャネルMOSトラン が高速でLレベルとなり、MOSトランジスタ60がオ ン状態とされ、外部電源ノード1から電流を内部電影線 5上へ供給する。このとき、負荷電流が大きい場合に は、MOSトランジスタ60の電流駆動力がドライプト ランジスタ2の電流駆動能力を助け、また、負荷電流が 小さい場合には、ドライブトランジスタ2の電流運動力 のみで十分に負荷電流を供給することができるので、こ の内部電源線 5上の内部電源電圧 V C I のオーバーシュ ートは防止される。また、ノード6の信号電圧が低下し

MOSトランジスタがオン状態となり、その出力値号を Hレベルに上昇させるが、振幅制度回路5 I により、そ の内部のロチャネルMOSトランジスタのソース協位は 接地間EVSSよりも高くされており、 nチャネルMO Sトランジスタのゲートーソース開業圧は十分小さくさ れ、これによりCMOSインパータ52における質道電 流が抑制される。この振幅別原回路51の構成について は後に詳細に説明する。このとき、CMOSインパータ 53の出力信号がLレベルに低下するが、そのLレベル 10 の常圧レベルは、振幅制限回路5 [が実現する常圧レベ ルに設定されており、MOSトランジスタ60のゲート 貸位が接地器FVSSレベルに低下するのが防止され、 これにより内部電源線5へこのMOSトランジスタ80

ライブされるのが防止される。 【0139】内部電影線5上の電影管圧VCIが負荷面 路7の動作により無機に低下した場合、比較回路3の出 力信号はこの急激な内部電源電圧VCIの変化に追随で きず、緩やかに変化する。しかしながら、この場合にお ノード6の電圧を増催するため、MOSトランジスタ6 Oが高度でオン分離となり、列級関係フード I から内部 電源線5へ電流を供給し、この内部電流電圧VCIの急 遊な変化を抑制する。したがって、MOSトランジスタ 6 0をオン状態とすることにより、免徴な内部管道領圧 V C I の変化を緩和変たは補償することができ、内部質 源電圧VCIを安定に所定の電圧レベルに保持すること

から大きな電流が供給されて内部電源線5がオーバード

「単体的環境 [] 関57は、どの登録の第9の実態所の 内部電影電圧発生回路の具体的模成を示す窓である。図 57において、比較回路3は、ノード」2と接地ノード VSSの間に接続され、そのゲートに内部管派管圧VC Jを受けるnチャネルMOSトランジスタN41と、/ ード6bと接地ノードVSSの間に接続され、そのゲー トに基準電圧Vrefを受けるnチャネルMOSトラン ジスタN42と、外部電源ノード1とノードJ2の間に 接続され、そのゲートがノード」1を介してノード」2 に接続される DチャネルMOSトランジスタP4!と、 外部掌道ノード 1 とノード 6 b の間に接続され、そのゲ ジスタP42と、外部電源ノードIとノード8aの間に 接続され、そのゲートがノードJIに接続されるpチャ ネルMOSトランジスタP43と、ノード6aと接地/ ードVSSの間に接続され、そのゲートに基準常圧Vr e fを受けるnチャネルMOSトランジスタN43を含

【0140】 ロチャネルMOSトランジスタP41とロ チャネルMOSトランジスタP42およびP43とはカ レントミラー回路を構定する。すなわちヵチャネルMO たとき、CMOSインパータ52において、pチャネル 50 SトランジスタP41を流れる電流のミラー電流がpチ

ャネルMOSトランジスタP42およびP43を流れ る。電流の比がこれらのMOSトランジスタP41とM OSトランジスタP42およびP43とのサイズの比 (ゲート報とゲート長との比W/L) により決定され る。ノード6 a はドライブトランジスタ2のゲートに接 続される。ノード6日は、光幅回路50の入力部に接続 される。増幅回路50は、CMOSインパータ52およ び53を含む。CMOSインパータ52は、外部電源ノ ード1とノードG3の間に接続されるpチャネルMOS トランジスタP44およびnチャネルMOSトランジス 10 タN 4 4を含む。CMOSインバータ53は、外部電源 ノード1とノード J 3の間に接続される nチャネルM O SトランジスタP 4 5 およびn チャネルMOSトランジ スタN 4.5を含む、ノード6 bがMO S トランジスタア 4 4 およびN 4 4 のゲートに接続される。CMOSイン パータ52の出力ノードはMOSトランジェタドル5年 よびN 45のゲートに接続される。

【0141】振幅制取回路51は、ノード53と接急ノ ードとの壁に接続され、かつ搭領制開係号 L Mをそのゲ ートに受ける n チャネルMOS トランジスタ P 4 6 を会 2D た。MOSトランジスタP46は、ノード13の単位 を、LM+Vtpの電圧レベルに設定する。次に動作に ついて説明する。比較回路3は、図22に示す比較回路 と同様、カレントミラー型増収回路の構成を備える。す なわち、内部電源電圧VCIが基準電圧Vrefよりも 高いときには、MOSトランジスタN41のコンダクタ ンスがMOSトランジスタN42およびN43のコンダ クタンスよりも高くなり、MOSトランジスタP41を 介して流れる電流が増加する。このMOSトランジスタ P 4 1 を流れる電流のミラー電流がMOSトランジスタ 30 P42およびP43にそれぞれ流れる。MOSトランジ スタN42およびN43のコンダクタンスはMOSトラ ンジスタN41のそれよりも小さいため、ノード6ヵお よび6 bの常圧レベルが上昇する。これにより、ドライ プトランジスタ2のコンダクタンスは小さくされ、外郷 **電照ノード1からドライブトランジスタ2を介して内部** 常道館5へ流れる間接骨が抑制(される(電新される)。 【0142】一方、ノード6b上の電圧はCMOSイン パータ52により反転順幅される。このとき、CMOS インパータ52において、MOSトランジスタP44が 40 オフ状態に移行し、MOSトランジスタN44がオンゼ 燃へ移行する。これにより、CMOSインパータ52の 出力信号がLレベルへ移行し、CMOSインバータ53 においてMOSトランジスタP45がオン状態、MOS トランジスタN45がオフ提覧へ終行する。これにより ノード55の電圧レベルが上昇し、ドライブ用MOSト ランジスタ60がオフ状態とされる。CMOSインバー タ52の出力倍号がLレベルに低下したとき、ノードJ 3の電圧レベルはLM+Vtpであり、MOSトランジ

における質通電流が防止される。また、CMOSインバ ータ52においても、ドライブトランジスタ2がほぼオ フ状態にされる場合には、同様にMOSトランジスタP 4.4 もほぼオフ状態とされ、CMOSインパータ5.2 に おける曹请電流も同様に防止される。内部電流常圧VC 1 が越速電圧Vref上りも低い出合にはMOSトラン ジスタN41のコンダクタンスがMOSトランジスタN 4 2 およびN 4 3のそれよりも小さくされ、MOSトラ ンジスタP41を介して流れる電流が小さくなり、広じ

てMOSトランジスタP42およびP43を介して流れ る環境が減少する。これによりノード6 a および6 b は MOSトランジスタN42およびN43により放電さ カ、その電圧レベルが低下する。まずドライブトランジ スタ2がオン状態とされ、外部電源ノード1から内部官 業線5へ電流を供給する。増幅回路50においては、M OSトランジスタP44がオン状態となり、MOSトラ ンジスタN44はそのゲート-ソース部間圧(ノード6 bとノード13の間の電圧) が小さいため、MOSトラ ンジスタN44を介1.で流れる環流は小さくされる。ド れにより、CMOSインバータ52の出力候時がHレベ ルに上昇し、CMOSインパータ53においてMOSト ランジスタP 45がオフ状態、MOSトランジスタN 4

[0143] ノード55の保圧レベルはほぼノード13 上の電圧レベルにまで低下し、MOSトランジスタ60 がオン状態とされる。このときノード55の電圧レベル がノードJ3上の電圧LN+Vtpレベルであり、MO Sトランジスタ60は比較的削限された環流量を外部電 源ノード 1 から内部電流紙5へ供給する。この構成にお いては、ドライブトランジスタ2が内部電源線5の角着 な電圧低下に適随しない場合においても、増幅回路50

によりドライブトランジスタ60が高速でオン状態とさ

れ、この急激な内部管理管圧VCIの変化に注除して内

部電源線5へ内部電泳ノード1から電流を供給し、この

5がオン状態とされる。

急激な内部電源電圧VCIの電圧低下を補償する。ドラ イプトランジスタ2が内部電影電圧VCIの緩やかな雷 圧変化に応答して雷洛を外部領拠ノード1から内部電影 練5へ供給し、MDSトランジスタ6 Oが内部間源接5 上の重要常圧VCIの急激な変化を銀和するように内部 雷頭ノード 1 から内部管制線5へ管液を供給する。すか わち、ドライプトランジスタ2をアナログ的に動作さ せ、MOSトランジスタ60をディジタル的に動作させ ることにより、安定に内部電源電圧VCIをほぼ一定の

[0144]また比較回路3は、そのカレントミラー回 路のマスター段 (MOSトランジスタP41) を共済と してノード6 a および6 b から信号電圧を取出してい る。その紹合、増加回路50およびドライブトランジス タぞれぞれに対して比較回路を殴ける機械に仕べ、化的 スタN 45がオフ状態とされ、CMOSインパータ53 50 回路の占有面積を低減することができる。またMOSト

常圧しべんし 保持することができる

ランジスタP42およびFP43のサイズを確当に顕整す ることによりノード6 a および6 b の電圧変化の速度を 適当な値に設定することができ、すなわち増幅回路50 およびドライブトランジスタ2それぞれに対し比較回路 3の場解率を適当な値に設定することができ、ドライブ トランジスタ2およびMOSトランジスタ60の応答符 作を適当な値に設定することができる。さらに、比較回 終3においては、MOSトランジスタP41を介して維 れる電流のミラー電流がMOSトランジスタP42およ びP43を介して流れる。2つの比較回路を設けた場 合、このMOSトランジスタP41が2つ必要とされる ことにより各トランジスタで緊流が消費されるが、この カレントミラー国路のマスター段を共有する構成とする ことにより雷流を流れる経路の数を低減1。 応じて比較

[0145] MOSトランジスタP42お上7FP43の 電流彩動力は、ドライプトランジスタ2のゲート容量お よびCMOSインバータ52の入力ゲート容量の値ぞれ ぞれに応じて選当な値に設定される。それにより内部電 羽線5上の電源電圧VC1の急激な変化(高周波的な変 20 (た)および緩やかな変化(直流的な変化)いずれに対し、 ても内部電源電圧 V C I の低下を推削することができ、 内部需要用VCIの変化に追踪することができる。

同路の消費雷液を低減することができる。

[具体的構成2] 図58は、この発明の第9の実施例の 内部電源電圧発生回路の第2の具体的構成を示す図であ る。図58に示す構成においては、振幅制配回路51す なわちMOSトランジスタP46のゲートへ与えられる 情号LMを発生するために、比較回路3の差動出力信号 をさらに参数的に増報する参数増製回路70が続けられ る。分数回路3および開催回路50の機械は関57に示 30 すものと同じであり、対応する部分には同一の参照番号 を付す。差勁増幅回路70は、ノード」6と接地ノード VSSの間に接続され、そのゲートに比較回路3のノー ド I 2の出力信号を受ける n チャネルMOSトランジス タN46と、ノード15と接換ノードVSSの間に接続 され、そのゲートに比較回路3の出力ノード6b上の信 号を受ける nチャネルMOSトランジスタN 47と、外 部電源ノード1とノードJ6の間に接続され、そのゲー トがノード J 4 および J 5 に接続される pチャネルMO SトランジスタP46と、外部電源ノード1とノード J 40 5の間に接続され、そのゲートがノード 1 4 および 1 5 に接続される pチャネルMOSトランジスタP 4 7を含 む。 nチャネルM OSトランジスタP 4 6およびFP 4 7 はカレントミラー回路を構成する。MOSトランジスタ P47がマスターとして動作し、MOSトランジスタP 4.7を介して流れる雷河のミラー電流がMOSトランジ スタP48を介して流れる。次に動作について物単に説

[0148] (i) VCI>Vrefのとき:ノード J2の電圧レベルは、MOSトランジスタP4 Iを介し 50 回路5 0の出力ノード)の管圧レベルは、MOSトラン

て流れる電流が増加するため (Vgs-Vtp)2の関 係から、低下する。MOSトランジスタP41のゲート とドレインがノード」2の健圧レベルに等しく、ソース 電圧は外部電源電圧VCEレベルである。したがって、 このMOSトランジスタP41における電圧降下が高く なるためである。一方、ノード6bの電圧レベルは、M OSトランジスタP42を介して持れる関係が増加する。 が、MOSトランジスタN42は、この電流を全て通過 させることができないため、上昇する。これにより、差 10 動物傾回路70においては、MOSトランジスタN46 のコンダクタンスよりもMOSトランジスタN47のコ ンダクタンスが高くなり、MOSトランジスタP47を 介して流れる電流が増加する。これによりMOSトラン ジスタP46を介して強力る電池が増加しノードI6か ちの出力機会すなわち提帳制料係器 L Mの無圧レベルが 上昇する(最大VCEレベル)。これに応答して、増幅 回路50における振幅制限回路51のMOSトランジス タP46のゲート電位が上昇し、ノード J3の電圧レベ ルが上昇する。ここで、MOSトランジスタP48は、 その雷達供給力は十分大きくされており、常にこのゲー トーソース間 (ノード6 b とノード 1 3 の間) の常圧は しきい偏常圧V t nの管圧レベルに維持する。これによ り、MOSトランジスタN44のコンダクタンスが低下 しCMOSインパータ57の質透電流が低減される。ノ ード55の電圧レベルがMOSトランジスタP45によ り充電され外部電源電圧VCEに近くなり、MOSトラ ンジスタ60はオフ状態とされる。一方、ドライプトラ ンジスタ2はノード6gの電圧レベルに従ってコンダク

合には、ノード」2の報圧レベルが少し上昇し、ノード 6 bの電圧レベルがMOSトランジスタN 4 2により放 置され低下する。これにより、MOSトランジスタN 4 6のコンダクタンスがMOS トランジスタN 47のコン ダクタンスよりも大きくされ、ノード「6の出力信号す なわち新編製服備号I Mの電圧レベルが低下する。ノー ド6日の電圧レベルの低下は電圧回路50により増幅さ れ、MOSトランジスタ60はオン状態となる。このと き、珊檬回路50においてノードJ3のクランプレベル (MOSトランジスタP46によるクランプ) が低下 し、ノード55の電圧レベルはこのノード13の電圧レ ベルに等しくされる。これによりMOSトランジスタ6 0のコンダクタンスが大きくされ、比較的大きな電流を 外部電路ノード1から内部電道線5へ伝達する。この内 部環境電圧VCIと基準電圧Vrefの差が小さい場合 には、振転制限信号LMの電圧レベルは比較的高く、こ

の内部電源電圧VCIは基準電圧Vrefよりも十分小 さい場合、この製能制限信号LMの電圧レベルが接地電

圧VSSレベルに近くなる。 すなわちノード55 (均幅)

[0147] (ii) VCI<Vrefのと参:この語

タンスが低下する。

ジスタ60がより多くの電流を供給すべきときにはその 電圧レベルが低くされ、それほど多くの電流を供給する 必要のない場合には指揮的関係等LMの電圧レベルが少 し高くされる。これによりMOSトランジスタ60のオ ーパードライブを抑制し、内部電道線5へ返溯な電流が 供給されるのを防止することができ、安定にオーパーシ ュートを生じさせることなく内部電源電圧VCIの電圧 レベルをもとのレベルへ回復させることができる。もち ろん、このとき高速応答特性が劣るもののドライプトラ ンジスタ2もオン状態となり外部電影ノード1から内部 10 常選接5へ響液を供給する。

【0148】すなわちこの図58に示す構成において は、比較回路3において、基準電圧Vrefと内部電源 電圧VCIの差を反転増幅し、この比較回路3の出力を 更に増幅して振解制硬信号LMを生成することにより、 この内部電流電圧VCIと基準電圧Vrefの差に応じ た掛架別疑信号 L Mの留圧レベルを設定することができ [具体解3] 〒59は、この登録の第9の掌稿機の内部

図59において、内部電源電圧発生回路は、内部電源電

圧VCIと基準管圧Vrefの差を増幅して出力する差 助地域回路72と、基準電圧Vrefと内部電影電圧V CIの第を増組して出力する差動増組回路74と、参数 増幅回路72の出力信号と差別増幅回路74の出力信号 の夢を坩縄1,て出力する差別増幅回路76と、この差数 増幅回路76の出力信号をさらに増幅してドライブトラ ンジスタ2のコンダクタンスを顕整する増幅回路50 と、この差勤増幅回路76の出力億号を抵領制限信号L Mとして受けて、増帳回路50の出力する信号のLレベ 30 ルの協議を制限する機構制限回路51を含む。 ードVSSとの間に接続され、そのゲートに基準電圧V refを受けるnチャネルMOSトランジスタN50 と、ノードJ7と接地ノードVSSの間に接続され、そ のゲートに内部電源電圧VC1を受けるnチャネルMO SトランジスタN51と、内部管理ノード1とノードJ 8の間に接続され、そのゲートがノード17に接続され るpチャネルMOSトランジスタP50と、外部電源ノ ード1とノードJ7の間に接続されかつそのゲートがノ dD ードJ7に接続されるpチャネルMOSトランジスタP 51を含む、MOSトランジスなPSのおよびPS1は カレントミラー回路を構成し、MOSトランジスタP5 1を介して流れる常流のミラー電流がMOSトランジス タP50を介して流れる。この差數増報回路72におい では、内部電源電圧VCIが基準電圧Vrefよりも高 いときには、ノード「8からHレベルの信号が出力され

る。差動増幅回路74は、ノードJ10と接地ノードV

S Sの間に接続され、そのゲートに内部電源電圧VC1

ドJ9と接地ノードVSSの間に接続され、そのゲート に基準電圧Vrefを受けるnチャネルMOSトランジ スタN53と、内部電源ノード1とノード J10の間に 接続され、そのゲートがノード J9 に接続される pチャ ネルMOSトランジスタP52と、外部電源ノード1と ノード」9の間に接続され、かつそのゲートがノード1 9に接続される pチャネルM O S トランジスタ P 5 3を 含む。pチャネルMOSトランジスタP52およびP5 3はカレントミラー回路を構成し、MOSトランジスタ P53を介して流れる電流のミラー電流がMOSトラン ジスタP52を介して流れる。この放動運転開除74に おいては、内部電源電圧VCIが基準電圧Vrefより も低いときにHレベルの信号がノード」10から出力さ

[0150] 差新増報回路76は、ノード J 11と接地 ノードVSSの間に接続され、そのゲートが差動物幅回 終72の出力ノードIRに接続されるnチャネルMOS トランジスタN 54と、ノード 112と物地ノードVS Sの間に接続され、そのゲートが差別増幅回路74の出 電源電圧発生回路の第3の具体的構成を示す図である。 20 カノードJ10に接続される n チャネルMOSトランジ スタN55と、外部電源ノード1とノード J11の間に 接続されかつそのゲートがノード」1 1 に接続される p チャネルMOSトランジスタP54と、外部常測ノード 1とノード 112の間に接続され、そのゲートがノード I 1 1 に被疑される n チャネルM O S トランジスタP 5 5を含れ、カチャネルMOSトランジスタP54および P55はカレントミラー個路を構成しMOSトランジス タP54を介して流れる電流のミラー電流がMOSトラ ンジスタ P 5 5を介して流れる。この策励増報回路 7 8 においては、芳動増幅西路72の出力ノード18におけ る信号電圧が参数機能回路7.4の出力ノード 1.10の信 長電圧よりも高いときには、その出力ノード 1 1 2 から Hレベルの信号が出力される。 超級同路50は、美数期 朝回路76の出力ノードJ12の信号電圧を受けるよう に接続される2段のCMOSインパータ52および53 を含む。CMOSインパータ52は、pチャネルMOS トランジスタP44とnチャネルMOSトランジスタN 4 4を含む。CMOSインパータ53はロチャネルMO SトランジスタP45とnチャネルMOSトランジスタ N 4 5を含む。CMOSインパータ5 3からドライブト ランジスタ2のコンダクタンスを調整する信号が出力さ nz.

【0151】 増幅回路50の出力信号のLレベルの振報 を開催する振幅削限回路51は、差衡増制回路76の出 カ信号を提供物間信号LMとしてそのゲートに受けるp チャネルMOSトランジスタP46を含む。このMOS トランジスタP46は、クランプ機能はなく、そのゲー トに与えられる遺憾制器信号LMに従った抵抗値が決定 される抵抗変子として締修する。この関5円に示す内部 を受けるnチャネルMOSトランジスタN52と、ノー 50 電源電圧発生回路においては、外部電源ノード1か5内

部業流統5へ電流を供給するドライブトランジスタが1 つ設けられているだけである。次に動作について簡単に 説明する。美動増幅回路72は、k・(VCI-Vre f) の電圧レベルの信号をその出力ノード I 8から出力 する。ここで k は差勤増幅回路 7 2の増幅率を示す。同 様に逆動増幅回路74は、1・(Vref-VCI)の 電圧レベルの信号をその出力ノード」10から出力す る、ここで:は差動増幅回路74の増幅率を示す。差額 増報回路76は、それらの逆動増幅回路72および74 の出力値号を差動的に開催して出力する。したがって、 この差動措施回路76からは、1をその増極率として i (k · (VCI-Vref) -) · (Vref-VC

 i) = 1 · (k+1) (VCI-Vref) の電圧レベルの個号が出力される。内部電影電圧VCI が基準衛圧Vrefよりも高い場合には、地報回路50 からは内部電視電圧VCIに近い電圧レベルの信号がド ライブトランジスタ 2のゲートへ与えられる。したがっ て、この場合には、内部沿濱ノード1から内部沿濱線5 へはほぼ間接は供給されない。

【0 1 5 2】一方、内部環際電圧 V C I が基準電圧 V r 20 4 および N 4 4 のサイズが C M O S インパータ 5 3 を構

e f よりも小さい場合には、初段のCMO Sインパータ 5 2の増留率をmとすると、そこから -m·i·(k+i) (VCI-Vref) の間圧信号が出力される。このCMOSインパータ52

の出力信号はさらにCMOSインパーな53により反転 増幅されてドライブトランジスタ 2のゲートへ与えられ る。内部電源電圧VCIと基準電圧Vrefの差の小さ い場合においても比較的大きな電圧振幅を有する信号が ドライプトランジスタ2のゲートへ与えられる。ドライ プトランジスタ2は1つしか設けられておらず、比較的 30 大きな管液駆動力を有している。このとき、凝傷制管情 号I.M&CMOSインパータ52の入力信号と同じ電圧 レベルであり、MOSトランジスタP48の抵抗値を士 きくして、そのソース電位を上昇させ比較的高い電圧レ ベルにこのCMOSインパータ53の出力信号のLレベ ルを設定する。したがってドライブトランジスタ 2から は+m^t・i・(k+j) (VCI-Vref) で規定 される常圧レベルの保管がゲートへ与えられ、比較的小 さな電源駆動力で外部電源ノード1から内部電源線5へ ドライプトランジスタ2が電流を供給する。 40 ベルに保持することができる。このとき、増製団路の出

[0153] 内部電源電圧VCIが基準電圧Vrefよ りも大きく低下した場合には、この橄幅回路50からド ライプトランジスタ2のゲートへ与えられる電圧レベル も大きく低下する。このときには、また基礎制度信号し Mの間圧レベルも低下しており、MOSトランジスタP 6 4 の抵抗値は十分小さくされ、そのソース型位は十分 低くなり、広じてドライブトランジスタ2のゲート電位 は大きく低下しており、大きな電流駆動力で外部電流ノ ード1から内部電源線5へ雷波を併除する。MOSトラ ンジスタP46のソース電位はCMOSインパータ52 50 内部電源電圧の低下および緩やかな内部電源電圧VCI

の報道関連により与えられ、CMOSインパータ53は 普通電流をほとんど生じさせない。図59に示す構成に おいては、基準電圧Vrefと内部電源電圧VCIの差 が3つの差點増幅回路72、74、および76により増 帽され、さらにこの差影恐幅回路76の出力信号を増幅 回路50により増幅されている。したがってドライブト ランジスタ2が内部電流電圧VCIの電圧レベルに応じ て高速でオン・オフ状態とされ、内部電流線5上の内部 雷嶽徹圧VCIが急速に低下した場合においても高速で 10 ドライブトランジスタ2は外部間流ノード1から雷波を 内部需道線5へ供給1。この急激な内部電道管圧VCI の低下を経費することができる。

【0154】なお図59に示す構成において、接幅制限 用のpチャネルMOSトランジスタP 4 6は、MOSト ランジスタN 4 5 に対してのみ扱けられ、CMOSイン パータ52のロチャネルMOSトランジスタN44のソ 一スは接続ノードVSSに接続されるように構成されて もとい。また、毎個制別性号 L.Mの電圧レベルは、C.M. OSインパータ52を構成するMOSトランジスタP4 成するMOSトランジスタP45およびN45のそれよ りもかさくされておれば、CMOSインバータ52にお 行る言語面流は十分小さな信に設定することができる。 出力級のCMOSインパータ53においてのみこの出力 保号の複雑製家が行かわれることにより、CMOSイン パータ53における言语保険の防止およびドライブトラ ンジスタのオーパードライブを確実に抑削し、必要な量 の電波をドライブトランジスタ2を介して外部電源ノー ド1から内部電道線5へ供給することができる。この構 或の場合、MOSトランジスタP48は、ソース個位ク ランプ機能 (LM+Vtpにクランプ) を持つように横 成されてもよい。以上のようにこの存用の第9の実施側 に従るば、ドライブトランジスタのゲート保付を、内部 電影電圧と基準電圧を比較する比較回路の出力信号をさ らに増幅して設定しているため、急激な内部電源電圧V CIの低下にもまた細やかな内部電差電圧VCIの低下 のいずれにも対応して必要な雷波を外部管照ノード1か らドライブトランジスタを介して内部電源摘へ供給する ことができ、安定に内部電源電圧VCIを所定の電圧レ

力信号の振幅を制限することにより、ドライブトランジ

スタのオーバードライブが抑制され、必要な電流量のみ

を外部置覆ノード1から内部電源線5へ供給することが

できる。特にこの振幅削限の電圧レベルを比較細路の出

力側号を用いて生成することにより、ドライブトランジ

スタを介して内部電影線5へ供給すべき電流量に応じ振

解制限される電圧レベルを調整することができ、内部電

源電圧VCIの変化に対応して必要な電流を外部電源/

ード1から内部電影線5へ供給することができ、急激な

のいずれにも柔軟に対してこの内部電流電圧VCIを所 定の留圧レベルに回復させることができる。

【0155】 [実施例10] 図60は、この発明の第1 ①の家物例である内部計画製圧発生同路の構成を姿勢的 に示す図である。図60において、内部電源電圧発生回 路は、該欧派FV refと内部新瀬線5Fの東下VCI とを比較する比較回路3と、比較回路3の出力に応答し て、外部間源ノード1から内部間源線5へ間流を供給す る pチャネルMOSトランジスタ2と、比較回路3の出 力を増配(パッファ気理) する増報回路50と、掲載回 10 路50の出力に応答して内部緊張線5へ外継電道ノード 1から電流を供給する nチャネルMOSトランジスタ6 Oを含む、その比較回路3は、関57に示す比較回路と 同じ構成を備え、また増額回路50も、図57に示すそ れと同じ構成を備える。内部電源電圧発生回路は、さら に、内部電源銀圧VCIと基準電圧Vrefとを受け、 この内部電泳電圧のオーパシュート重とアンダシュート 費との差を輸出する箱分部300と、箱分部300の出 カに広答してnチャネルMOSトランジスな「第2のド ライパ菓子)の供給保持量を開整する開節約3.1.0を含 20 む。この側節部310は、ドライブ素子60と外部電源 ノード1との際に設けられる。積分部300は、内部電 凝電圧VCIが基準電圧Vref以上のとき、この基準 留圧V:efを基準とする内部電流電圧VCIの積分値 と、この内部電源電圧VCIが基準電圧Vref以下の とき、この内部基準電圧Vrefを基準とする積分値と を加算する。調節部310は、この積分部300の出力 が、アンダシュート量がオーパシュート量よりも大きい ことを示すときにはドライブ素子60を流れる電波量を 増加し、逆に、内部報道管EVCIのオーパシュート量 30 がそのアンダシュート量よりも大きい場合には、ドライ プ第子60を流れる無波を減少させる。このドライブ業 子2および60をそれぞれ比較可能3および機能可能5 0で駆動する構成は、素43に示す構成と同様である。 との図60に示すように、積分部300および調節部3 10を用いて、内部電源電圧VCIのアンダシュート量 およびオーパシュート量に従ってドライブ電子60の供 給間流信を御幣する構成は、以下の利点を与える。

[0156]システム(外部処理禁制および半導体記憶 装置を含むシステム) の低消費書力化のために、外郷書 40 排電圧VCEを低くした場合、この外部電影電圧VCE を動作電泳電圧として動作する比較回路3の応答特性が 劣化する。この場合、負荷回路7が動作して電流を消費 して内部電源電圧VCIが低下したとき、この内部電源 常圧VCIの低下を補償するのに十分な常流を第1のド ライプ素子2を介して内部需薬練5へ供給することがで きない。この欠点を克服するために、増増回路50によ り、第2のドライブ妻子を高速でスイッチング動作させ て雷池を内部部返検5トへ供給している。この第2のド ライブ素子60の供給管理量を固定的に設定すると、以 50 が基準管件V reflhもおいとまに"H"の信号を出

下の問題が生じる場合がある。近年、同期型半導体配位 装置と呼ばれる、システムクロックなどの外部クロック 使号に回網してロウアドレスストローブ信号/RASな どの外部制御信号、アドレス信号、および書込データを 取込む半導体配施装置がデータ処理システムの主メモリ と1. 7円いられてまている。このようか回知利至端伏む 憶装置は、複数種類の周波数のシステムクロックに対応 可能である。クロック周波数が増加すると、四路(特に 入力パッファ開路) の動作演座が高くなり、消費電流が 増加する(トランジスタのスイッチング回数が消加する ため)。消費業績が最も高くなる最も高いクロック回波 数に対応してドライブ素子60の供給電流間を設定する

と、逆に長期地数のシステムクロックを用いま任連シス テムにこの半導体記憶装置が用いられた場合、ドライブ 素子60の供給電流量が不必要に大きくなり、内部電道 爾圧VC1にオーパシュートが生じる。しかしながら、 図60に示すように、ドライブ索子2および60を用 い、かつドライブ套子60の供給留消費を負荷回路7の 消費する保持(会務保持)に広じて開始するととに上

り、 F達の問題が解消され、 研密器の信泊を内部信道線 5へ供給することができ、内部電源電圧VCIのオーバ シュートの発生を抑制し、内部循道衛圧VCIを安定に 所定レベルに維持することができる。次に具体的に構成 について説明する。 【0157】 [異体的構成1] 図61は、この発明の第

10の実施例の第1の具体的構成を示す図である。図8 1において、増幅回路50は、図57に示す構成と同 様、2段のインパータ52および53を含む。初段のイ ンパータ52のトランジスタのサイズは小さくされ、比 較国路3の出力負荷を低減する。ドライブ素子60は、 一例として、4個の互いに並列に投続される pチャネル MOSトランジスタ60a, 60b, 60c, およげら 0 dに分割される (この理由については後に説明す る)。積分部300は、基準電圧Vrefと内部電源電 EVC1の差を増幅する差軌場傾回路302と、内部電 源電圧VCIと基準電圧Vrefの差を増幅する第2の

萎動物観回路304と、キャパシタで構成されるループ フィルタ309と、美価増収回路302および304の 出力に従ってループフィルタ309を充裕増するチャー ジボンプ回路305を含む、チャージボンブ回路305 は、外部電源ノード1とノードDの間に設けられ、並動 増加回路302の出力に応答して導通する pチャネルM OSトランジスタ306と、ノードDと絵地ノードとの 圏に設けられ、差跡増幅回路304の出力に応答して導 通するnチャネルMOSトランジスタ308を含む。

[0158] 并動類傾回路302は、内部繁殖電圧VC | が基準電圧Vrefよりも低いときに"I."の出力を 出力し、pチャネルMOSトランジスタ306をオンポ 集とする。差動功能回路304は、内部電影電圧VC1 カし、nチャネルMOSトランジスタ308をオン試像 とする。すなわち、積分部300においては、内部電源 電圧VCIが基準電圧Vrefよりも低い場合には、ル ープフィルタ309がpチャネルMOSトランジスタ3 O6を介して充電される。内部電源電王VCIが基準電 圧Vrefよりも低い場合には、MOSトランジスタ3 08がオン状態となり、ループフィルタ309を敵而す る。 差動増報回路302および304の出力信号はアナ ログ的に変化し、したがってループフィルタ309の充 電電位は内部電楽電圧VCIのオーパシュート量とアン 10 ダシュート量の差を示す。測算回路310は、ループフ ィルタ309の充電電位 (ノードDの電位) を多ピット デジタル信号(図47においては4ビットのデジタル信 号) に逆換するA/Dコンパータ312と、A/Dコン パータ312を名ピットデジタル信号の各ピットに対応 しておけられかつドライブトランジスタ60a~60d の各々と直列に接続される pチャネルMOSトランジス タPBa、PBb、PBc、およびPBdを含む。A/ Dコンパータ312の動作周波数は、任意であるが、同 **売型半導体記憶接骶に適用される場合には最高速度のシ 20** ステムクロック以上(または同程度)の速度で動作する のが好変しい。後に説明するように、箱分部300は、 本質的に精分回路であり、伝来動作回路である。したが って、様分部300の出力に従ってドライブトランジス ならり(らりa~60d)の供給型液量が変化するのは 御サイケル(無前回路の動作サイケルについて)とり 6、主に次のサイクルにおいてである。しかしながら、 動作所接数が一定の状態の場合には、一度供給関注量が 安定すれば、その後はほとんどそれは変化しないので間 開はない。同期例半導体配位装置においてこの図81に 30 示す機成が適用される場合、Lたがって、A/Dコンパ ータ312の動作速度が最高外部クロック周波数以上

(または同程度) あればよい。 【0159】次に、この図61に示す構成の動作をその 動作波形図である図62を参照して説明する。 負荷回路 7が動作すると、負荷環流 Iloadが流れ、ノードA (内部電景線5) 上の内部電源電圧VCIが低下する。 内部電影電圧VCIが基準電圧Vrefよりも低くなる と、比較回路3の出力が低下し、ドライブ素子2がオン 状態となり、外部電際ノード1から内部電影線5へ電流 40 を供給する。ドライプ素子が2が供給する電流量は、比 較回路3の出力レベルに従ってアナログ的に変化する。 一方、増製回路50は、この比較回路3の出力を増墾 し、急速にその出力を低下させ、ドライブ素子60 a~ 60dをオン状態とする。MOSトランジスタPBa~ PBdは、A/Dコンパータ312の出力する多ピット デジタル僧号に従って選択的にオン状態とされる。この A / Dコンパータ3 1 2 の出力する多ピットデジタル個 号は、初期電位VOに従って決定される。したがって、

のMOSトランジスタPBa~PBdがオン状態となっ ているドライブトランジスタのみが内部電源線5 (ノー FA) へ電流を供給する。

【0160】差動塔領回路302の出力は、内部電源電 圧VCIが基準業圧Vrefよりも低いためHレベルで あり、MOSトランジスタ306はオブ状態にある。-方、芝動切動回路304の出力は、基準型圧Vrefと 内部調液電圧VCIとの単に広じたHレベルとなり、M OSトランジスタ308がオン状態となり、ループフィ ルタ309を放電する。MOSトランジスタ308の放 電電液量は、差熱塔架回路304の出力に従ってアナロ グ的に変化する。このMOSトランジスタ308の故間 により、ループフィルタ309の充電製位 (ノードDの 雷位) が初期電位 V Oから低下する。チャージボンプ回 路305の充地質量流は、ループフィルタ305の有す る容器に対し比較的小さく、ループフィルタ305の充 電電位 (ノードDの電位) は緩やかに変化する。ループ フィルタ305は、「ローパスフィルタ」であり、高速 応答性がない。ループフィルタ305の充電館位(ノー ドDの電位)が現実に開節回路310の電流開節動作に 影響を及ぼすのは次のサイクル (負荷三路7の次の動作 サイクル) においてであり、翔サイクルにおいては、関 間回路310の削削によりドライブトランジスタ60× -604が内部電道線5 (ノードA) に供給する保持は ほぼ一定である。このA/Dコンパータ312の動作法 度を、負荷回路7とそれとほぼ同様にすれば、この動作 は確実に実現することができる。現サイクルにおいて、 MOSトランジスタPBa~PBdのオン/オフ状態を 固定的に設定することができるためである。

【0161】内部常道常圧VCIがそのアンダシュート により電圧レベルが低下するにつれ、比較回路3の出力 個号がLレベルへ移行し、ドライブ素子2が供給する報 流 1 2 が多くなる。一方、ドライブトランジスタ 6 0 が 供給する常能 11は、前述のごとくほぼ一定である。食 荷田於7が消費する間流(急炸電流) Iloadが低下 すると、内部管視常圧VCIの管圧レベルが上昇する。 このとき、ドライブ素子2を介して流れる電流 12も応 じて低減される。しかしながらこの場合、ドライブ索子 60がともに電流を内部電流線5 (ノードA) へ供給し ているため、この供給電流が多くなり、負荷回路7の動 作が完了し、負荷間達Iloadが流れなくなった場合 において、内部指面線5 (ノードA) 上の内部指揮銀行 VCIにオーパシュートが生じる。オーパシュートが生 じた場合、差動増幅回路302の出力がLレベルへ移行 L. 一方、参勤増幅同数304の出力は1.レベルへ移行 する。これにより、MOSトランジスタ306がオン状 動へ移行し、MOSトランジスタ308がオフ状態とさ れ、ノードDがMOSトランジスタ306を介して充電 される。内部電源電圧VCIにオーパシュートが生じた このドライプトランジスタ60a~60dのうち、対応 50 場合、比較回路3の出力はHレベルとなり、ドライブ表

101 子2および60はすべてオフ状態とされる。このオーバ シュートは、アンダシュートおよびオーパシュートを掘 返し、ほぼ基準電圧レベルへと徐々に復帰する。 図62 においては、オーパシュートからアンダシュートへの移 行時に負荷回路7の次のサイケルが納まる発帳が示され る。負荷回路7の1つの動作サイクルにおいて、ループ フィルタ309が充電される電荷量は、内部電影電圧V C [のアンダシュート景に対応し (図62においてノー ドCの部分の斜線で示す領域)、また内部需要定圧VC 1のオーパシュート量は、このループフィルタ309へ 10 の充電電流 (ノードBの影響領域) で表される。したが って、1つのサイケル常了時において、ループフィルタ 309の充電電位 (ノードDの充電電位) は、オーパシ ュート量とアンダシュート量の差に等しくなる。 [0162] 次のサイクル(負荷回路7の動作サイク ル) においては、ループフィルタ309はこの内部書派 世FVCIのオーパシュートより充置されており、充電 雷位はV 1 である。A / Dコンパータ3 1 2により、こ のループフィルタ309の充御量位をデジタル研究に変 換し、MOSトランジスタPBa-PBdを選択的にオ 20 小さくすることができ、かつアンダシュート景およびオ ン状態とする。ノードDの電位が高ければ、A/Dコン パータ312の出力するデジタル信号は"1"を多く含 み、ノードDの個位が低い場合にはA/Dコンパータ3 12の出力するデジタル側尋は"0"を多く含む。内部 保護費用VC1にアンダシュートが生じるのは、比較回 株3の広客の遅れとドライブ完子2お上げ6Dの供給す ス質符の労権(アンダシュートが大きい場合には供給管 流が不十分) による。オーパシュート量よりもアンダシ ュート間が大きい場合には、このドライブ素子2 および 6 Oが供給する冒液量が不十分な場合である。との場合 3D と、ノードDと外部管理ノード1の間に接続される Dチ には、MOSトランジスタPBa-PBdのうち数多く のトランジスタがオン状態とされ、ドライブ素子60を 介して内部電源線5へ与えられる供給電波量が多くさ れ、アンダシュートの発生を抑制する。一方、オーバシ ュート量がアンダシュート量よりも大きい場合には、ド ライブ素子2および60が供給する電流が負荷電流より も大きい場合である。この場合には、MOSトランジス タPBa-PBdのうち少ないMOSトランジスタがオ ン状態とされ、ドライブ素子60を介して供給される雷 折憶が低減され、オーパシュートの発生が抑制される。 図62においては、アンダシュート量がオーパシュート 量よりも大きく、次のサイクルの開始電圧V 1が初期電 位V Oよりも低く、ドライブ索子60を介して供給され る雷流が多くされる状態が示される。この場合、内部電 ※電圧VC1は、比較回路3の応答の遅れによりアンダ シュートが生じるものの、佐のサイクルに比べてより高 ※で元の當位に復帰する。このオーパシュート量とアン ダシュート量とが等しい場合には、ノードDの電位は変 化せず、オーバシュート量とアンダシュート量とのパラ

量とアンダシュート量との平衡状態においては、負荷回 終7が清費する負荷架楽 I load とドライブ楽子2お よび60が影論する電流とは最適化されており、比較回 路3の応答の遅れに起因する内部電源電圧VCIの小さ なオーパシュート/アンダシュートが生じるだけであ る。途中でたとえば動作両被数が変更され、応じて負荷 回稿7の消費電流すなわち負荷電流1 loadが変化し た場合には、再び加算部300および御節回路312に よる最適化動作が行なわれ、内部緊ਆ部FVCIのオー パシュート無アアンダシュート低が一致するようにドラ イプ索子60の供給する電流量が開整される。

【0.163】スイッチング動作(デジタル動作)を行た うドライブ素子60の供給電流量を調整するのは以下の 理由による。このドライブ素子60は高周波動作時にお ける負荷電流IIoadの内部電源電圧VCIの電位低 下を組備するために用いられており、したがって、ドラ イプ素子60の供給循流量を開修することにより、内部 能源電圧VCIに対する内部電源電圧発生回路(特に比 砂田路3)の広等の遅れを補償!、アンダシュート側を ーパシュート量を等しくすることができる。図63は、 図61に示す和分部の構成を示す図である。図63にお いて、第1の美術階級回路302は、基準管圧VCSn をゲートに受け、宇宙液薬として機能するnチャネルM OSトランジスタ321と、基準像FVrefをゲート に与けるnチャネルMOSトランジスタ322と、内部 雲源電圧VCIをゲートに受けるnチャネルMOSトラ ンジスタ323と、ノード327と外部電源ノード1の 間に接続されるpチャネルMOSトランジスタ324

+ネルMOSトランジスタ325を含む。MOSトラン ジスタ322および323のソースはともにMOSトラ ンジスタ321のドレインに接続され、MOSトランジ スタ322および323のドレインはそれぞれノード3 2 7 記よびノードBに接続される。MOSトランジスタ 324および325のゲートはノード327に接続され る。MOSトランジスタ324および325はカレント

ミラー回路を構成する。 【0164】第2の新動機幅四路304は、基準電圧V 40 CSpをゲートに受け、定電池類として機能し、外部電 源ノード1から電流を供給する pチャネルMOSトラン ジスタ336と、MOSトランジスタ336とノード3 37の間に接続され、そのゲートに基準常圧Vrefを 受けるpチャネルMOSトランジスタ334と、MOS トランジスタ336とノードCの間に接続され、そのゲ ートに内部緊急管圧VCIを受けるnチャネルMOSト ランジスタ335と、ノードCとノード338の間に参 続され、そのゲートがノード337に物様されるnチャ ネルMOSトランジスタ333と、ノード337とノー ンスが取られる。内部電源電正VCIのオーパシュート 50 ド338の間に接続され、そのゲートがノード337に 接続される n チャネルMOSトランジスタ332とを含 む。この基準常圧VCSnは、スタンパイサイクル時に 非活性状態とされる(接地間圧レベルとされる)間圧で あってもよく、常時GDIのされる一定の間圧レベルの使号 であってもよい。 spMOSトランジスタ336のゲー トヘ与えられる基準電圧VCSpも、この動作サイクル 時(負荷回路7の動作サイクル時)において活性状態と される (一定の基準電圧レベル) 信号であってもよく、 また常時印加される一定の電圧レベルの信号であっても

103

よい。次に動作について簡単に説明する。 【0165】(1) VCI>Vref:第1の差極度 朝回路302においては、MOSトランジスタ322の コンダクタンスがMO Sトランジスタ323のそれより も小さくなり、MOSトランジスタ323を介して流れ る電流がMOSトランジスタ322を介して流れる電流 よりも多くなる。MOSトランジスタ321は定盤波派 として機能しており、したがってMOSトランジスタ3 2.2を介して流れる関連が減少する。応じてMOSトラ ンジスタ324を介して流れる雷波が減やする。MOS トランジスタ324とMOSトランジスタ325とはカ 20 レントミラー回路を構成しており、これらのMOSトラ ンジスタ324および325のサイズが同じ場合には、 MOSトランジスタ324および325には同じ大きさ の徹流が流れる。したがって、MOSトランジスタ32 5を介して供給される惛液が低下し、ノードBの電位が MOSトランジスタ323を会して始間され、低下す る。これによりチャージボンプ回路305において、M ○Sトランジスタ306がオン状態となり、ループフィ ルタ309を充電する。一方、第2の差動増幅回路30 4においては、MOSトランジスタ335のコンダクタ 30 ンスはMOSトランジスタ334のコンダクタンスより も小さくなり、京都流トランジスタ336からの電流が MOSトランジスタ334を介してより多くながれる。 これにより、MOSトランジスタ332を介して流れる 電流が増加する。MOSトランジスタ332とMOSト ランジスタ333とはカレントミラー回路を構成してお り、それらのMOSトランジスタ332および333の サイズが同じ場合には、MOSトランジスタ332およ び333に同じ大きさの環境が成れる。したがって、ノ ードCはMOSトランジスタ333を会して放雷されそ 40 の電位レベルが低下する。このとき、ノードCの電位レ ベルは接地電位レベルにまで放電される。これによりチ ャージポンプ回路305において、MOSトランジスタ 308は確実にオフ状態とされ、このチャージボンプ回 路305における賈適電流の発生が防止される。すなわ ちこの資通電流の発生を防止することにより、内部電源 僧圧VCIのオーパシュート量に応じた雷荷景をループ

[0166] (ii) VCI<Vrefのとま:第1

フィルタ309に蓄積することができる。

の単動指幅回路302においてはMOSトランジスタ3 50 であり、対応する部分には団一の参照委員を付す、次に

22のコンダクタンスがMOSトランジスタ323のコ ンダクタンスよりも大きくなり、MOSトランジスタ3 2.2を介して流れる電流が増加する。広じてMOSトラ ンジスタ324および325を介して流れる電流が増加 する。MOSトランジスタ325が保給する情俗は M OSトランジスタ323が放電する電流よりも大きい。 したがってノードBの種位が上昇し、外部電源電圧VC Eレベルまで上昇する。これにチャージボンプ回路30 5において、MOSトランジスタ306が確実にオフ北 機とされる。一方、第2の差動粉板回路304において

は、MOSトランジスタ335のコンダクタンスがMO

Sトランジスタ334のそれよりも大きくなり、定需浴

減トランジスタ336からの電流がMOSトランジスタ 335を介して多く流れる。このときには、MOSトラ ンジスタ334および332を介して流れる電流が減少 し、応じてMOSトランジスタ333が放電する電流量 が減少する。これにより、MOSトランジスタ335を 介してノードCが充電され、その電位レベルが上昇し、 MOSトランジスタ308がオン彩焼とたり、ノードC を放電する。チャージポンプ回路305におけるMOS トランジスタ308が飲電する電流量は、内部電源電圧 VCIのアンダシュート景を表わしている。したがっ

て、ノードDの信仰すなわちループフィルタ309の充 置着位はオーパシュート量とアンダシュート量の単に等 しくなる。 貫い抑えると、 拡進部位Vrafを拡進とす る内部需要管圧VCIのアンダシュート値における部分 値とオーパシュート時における内部整導像FVCIの路 分値の和に対応する電圧レベルとなる。 【0167】なお上記実施例においては、内部電源電圧

VCIが仮接対影増幅回路302および304へ与えら れ、基準電圧Vrefと比較されてその比較結果に従っ た個号がチャージボンプ回路305へ与えられている。 また同様に内部電源電圧VCIと基準電圧Vrefとが 比較回路3において比較されている。これは、内部管源 電圧VCIがレベルシフトされ、比較回路3および差動 増幅回路302および304へ与えられる構成が利用さ れてもよい。感度の最もよい領域で比較回路3、差動増 幅回路302および304を動作させることができる。 A / Dコンパータを用いて、複数のMOSトランジスタ を選択的にオン状態とすることにより、比較的簡単に、 負荷回路7の動作サイクルごとにドライブトランジスタ

60の供給電流量を調整することができる。 [具体的構成2] 図64は、この発明の第10の実施例 である内部電源電圧発生回路の第2の具体的構成を示す 図である。図64に示す構成においては、顕新回路31 Oは、外部電流ノード1とドライブ表子60の間におけ られたロチャネルMOSトランジスタ315を含む。こ のMOSトランジスタ315のゲートへはノードDの電 位が与えられる。他の観点は、関47に示すものと回導

【0170】なお、第1および第2の差動増報回路30 50 け、内部アドレス信号を生成するとともにプロックアド

動作について説明する。 【0 | 68】ループフィルタ309の充電電位(ノード Dの部位) は、図61に示す構成と同様。内部電影家庁 VCIの基準管圧Vrefを基準とする前のサイクル (負荷回路7の動作サイケル) の報分値に対応してい る。内部電源電圧VCIのアンダシュート量がそのオー バシュート型よりも大きい場合には、ノードDの電位が 低下する。逆に、内部電源電圧VCIのオーパシュート 量がそのアンダシュート量よりも大きい場合には、ルー プフィルタ309の充電関位 (ノードDの関位) が上昇 10 する。このループフィルタ309の充計重位(ノードD の電位) は、調節回路310を構成する pチャネルMO Sトランジスタ315のゲートへ与えられる。したがっ て、内部電源電圧VCIのオーパシュート電がそのアン ダシュート量よりも大きい場合には、MOSトランジス タ3 15の抵抗値が大きくなり、外部需要ノード 1 から ドライブ妻子60ヘ与えられる雷流費が低下する。逆 に、内部間測管所VCIのアンダシュート量がそのオー パシュート母よりも大きい場合には、MOSトランジス タ3 1 5 の抵抗値が小さくなり、外部電楽ノード 1 から 20 ドライブ表子も0へ供給される間注意が維加する。この ときこのドライブ素子60の電流供給力は、MOSトラ ンジスタ3 1 5 の供給する電流駆動力よりも大きくされ ている。したがって、このドライブ選子60から内部電 須繰5へ与えられる保治量を負荷回路7が消費する急症 雷波! Loadに応じた値に設定することができる。 [0169] ループフィルタ309は、積分動作を行な っており、「ローパスフィルタ」として機能する。した がって、ループフィルタ309の充電電位は、1サイク ル内においてチャージボンプ回路305の充放電動作に 30 より変化するものの、その変化は緩やかである。高温波 広客特性はなく、したがって1サイクル(歯前四路7の 動作サイケル) において、ノードDの繁位はほぼーまと 日たすことができ、広じて1サイクル原則においてMO Sトランジスタ3 1 5が供給する価値をほぼ一定とする ことができる。すなわち、図54に示す動作被形図と同 様の動作をこの図64に示す回路を用いても実現するこ とができる。図64に示す構成の場合、各サイクル(食 初回終7の動作サイクル) ごとに、ノードDの重位に従 ってアナログ的に (退税的に) 外部電源ノード1がドラ 40 イプ素子60へ供給される電流量を調整することができ る。したがって理範回路の人有面離を小さくして正確に このドライブ素子60が供給する電流を調節することが でき、応じて負荷回路?の消費する負荷電流Iload とドライブ素子2および60が供給する電流11および [2とをパランスさせることができ、オーパシュートお よびアンダシュートを抑制するとともに、 負債譲渡 [1] o a dに対する影響な間流を内部響機線5へ供納するこ とができる。

2 および30 4 はデジタル的に動作し、MOSトランジ スタ306および308をスイッチング動作(デジタル 動作) させるように構成してもよい。以上のように、こ の第10の実施機に従えば、内部電流電圧VCIのアン ダシュート量とオーパシュート量との差に従ってドライ プ素子が内部確認線へ供給する電流量を関節するように 構成しているので、この内部電影線に接続する負荷回路 が誘音する負荷電流に応じた最適な電流量を内部電流線 へ供給することができ、内部電流線におけるオーバシュ ートおよびアンダシュートを抑制することができる。ま た。上記各字権領においては、外部電源電圧を改圧して 内部電影電圧を生成しているが、本発明は、一般に、第 1の電源電位から所定の電圧レベルの第2の電影能位を 装鋼内部で生成する回路に適用することができる。 [実施例11] 図65は、この発明の第11の実施例で ある内部降圧回路が適用される半導体配位装置の全体の 構成を示す図である。図85において、半導体配信装置 は、半導体チップ100トに配置される4つのメモリヤ ルアレイ102a、102b、102c、および102 dを含む。メモリセルアレイ102a~102dの各々 は、行および列のマトリクス状に配列された複数のメモ リセルと、各列に対応して配置されるピット線対および 各行に対応して配置されるワード線、および各ピット線 対に対応して殴けられるセンスアンプを含む。メモリセ ルアレイ102a~102dからのメモリセルの選択方 注は任意である。アクセス時において、メモリセルアン イ102a~102d各々において所定数(たとえば! ピット)のメエリセルが環和される構造が利用されても とい、すかくエリセルアレイ1020~1021のうち 所定数のアレイ (たとえばメモリセルアレイ1028お よび102c) が選択され、残りのメモリセルアレイは スタンパイ状態を維持する構成が利用されてもよい。 「O 1 7 1】 半導体記憶装置はさらに、メモリセルアレ イ102sおよび102cとメモリセルアレイ102お よび102dの間の領域に配置され、外部からの信号に 従ってメモリセルアレイ102a~102dに対する制 御信号を生成するマスタ煎辺回路104と、メモリセル アレイ102aおよび102cの際におけられ、マスタ 周辺回路104からの制御信号に従って、メモリセルア レイ102aおよび102cに対するアクセス動作を削 御するローカル周辺回路106sと、メモリセルアレイ 102 bおよび102 dの間に設けられ、マスタ周辺回 路104からの物御信号に従ってメモリセルアレイ10 2 bおよび102 dに対するアクセス動作を制御するロ 一カル両辺回路 1 0 8 a を含む。マスタ馬辺回路 1 0 4 は、外部からのロウアドレスストローブ信号/RAS. コラムアドレスストローブ信号/CAS、およびライト イネーブル保号/WEなどの制御信号を受けて内部制御 信号を生成するとともに、外部からのアドレス信号を挙

レス(プロック選択方式の場合選択されるメモリセルア レイを指定する)を生成するアドレスパッファおよびブ ロックデコーダを含む。ローカル周辺回路IOGaおよ び106bは、対応のメモリセルアレイにおける行およ び列の選択を行なうロウデコーダおよびコラムデコーダ を含む。

【0172】半導体記憶接置はさらに、マスタ周辺回路 104およびローカル裏辺回路106aおよび106b へ内部電源電圧を供給する周辺用内部降圧回路112 と、メモリセルアレイ102aおよび102bへ内部電 10 源電圧を供給するアレイ用内部降圧回路 1 1 0 a と、メ モリセルアレイ102cおよびメモリセルアレイ102 dへ内部電源電圧を供給するアレイ用内部降圧網路 [1 0 bを含む。アレイ用内部施圧回路 1 1 0 a および展辺 用内部施圧回路112は、チップ100の中央部におけ られた外部開源パッド Laから外部開新領圧VCFを導 けて所定の内部電源電圧を生成し、アレイ用内部降圧回 送110bは、同様に別の領域に設けられた外部電源パ ッド1トに与えられた外部電泳管圧から内部電源電圧を 生成する。ここで、外部管理パッド | aおよび | bがチ 20 FVCEか使用されたとき、外部管理パッド | aに与え ップ100の中央部に配置されており、いわゆる「リー ド・オン・チップ (1.0 C) 」のパッドの配置を有する ように云されているが、この半導体配像装置は、チャブ 100の外間部に沿って外部電票電圧を入力するための パッドが配置される構成であってもよい。アレイ用内部 路圧回路! 10 aおよび110bは、センスアンプの動 作時におけるビット線の充電のために利用される内部電 漢電圧およびピット線を中間電位に保持するための中間 雷行を生成するために利用される内部電源電圧を生成す る、ピット線の存分電影作跡においては、新多くのピッ 30 ト級の光電が行なわれるため (選択されたワード線と交 差するピット級対においてすべて完放電が行なわれ る)、内部常測線から大量の間流が消費されるものの。

その僧圧変化は比較的緩やかである。したがってこのセ ンス助作時におけるピット線の空間に利用される内部質 源電圧を発生する内部降圧回路は、高端波応答特性より もむしろ比較的緩やかな電圧変化に対応する直流応答特 性と大きな電流供給力を要求される。一方、内部制御信 号などを生成する周辺回路(マスタ周辺回路104およ びローカル州辺回禁106a, 106b)は、早いタイ 40 ミングで信号を確定状態とする必要があり、直接指作を 行ならため、この内部電源電圧は気流に変化する。した がって展辺戸路に対する内部常護電圧を供給する展辺用 内部降圧回路112は、急激な内部電源電圧の変化に対 広する高国被広答特件が要求される。したがってこれら 東東される広路線性に従ってアレイ田内部等所回路11 0 a および 1 1 0 b ならびに高間技応答特性に優れた周 辺用内部降圧回路112をそれぞれ別々に設けることに より、各対応の内部回路の動作に応じて安定に内部電源 間圧を生成することができる。

108 【0173】しかしながら、図59~64に示すように 高周被応答特性および直流応答特性いずれをも満足する ことのできる内部降圧回路が用いられる場合には、アレ イ用内部降圧回路と周辺用内部降圧回路が共用される様 成が利用されてもよい。次に各内部回路の具体的構成に ついて説明する。

「副辺同路用内部路田同路」図66は、図65に示す風 辺田内部降圧回路の縁点を示すプロック関である。図8 6において、周辺用内部降圧回路112は、所定の電圧 レベルの基準電圧VrefLおよび振幅制限信号LMを 生成する基準電圧発生部120と、基準電圧発生部12 ○からの基準繁圧VrefLと内部管鎖線135トの内 部電影館圧VCIとに従ってこの内部電源電圧VCIの 常圧レベルを新定レベルに保持する内部電流電圧器生部 130と、外部調率パッド1aに与えられた外部情報情 圧VCEの高周波成分を除去し、基準電圧発生部120 および内部電影線圧発生修130の外部電源ノードへ伝 達するローパスフィルタ 140を含む。ローパスフィル タ140は、この半導体記憶装置の動作時に外部電機管 られた外部製菓用VCEの製用レベルにパウンス(オ ーパーシュートおよびアンダーシュート) が生じたとき に、基準電圧発生部120が生成する基準電圧(その内 部構成については後に評細に説明する) に対しこの外部 常潔電圧VCEのパウンスが悪影響を及ぼすのを防止す スために傾けられる。

[0174] 基準管圧発生部120は、一定の間接を生 成する定義施発生的路127と、例和電源管圧VCRの 印知時にこの定量液発生網路127を下常に動作させる ためのスタートアップ回路123と、定保済発生回路1 27からの定理流に従って基準電圧を発生する部分に含 まれる電流源用トランジスタに対する基準管圧CSTL を発生する保険緩用基準電圧発生回路121と、定電流 発生回路 127からの定電流に従って通常動作時に用い 5れる内部電影電圧のために用いられる其準電圧V r e fNLを発生するノーマル用基準電圧発生回路122 と、定能議発生回路127からの定電流を受け、外部電 振電圧VCE (ローパスフィルタ140の出力電圧) に 従って変化する基準電圧VrefBLを生成するパーイ ン用基準銀圧発生回路124と、定電液発生回路127 からの定電液に従って後に説明するドライブトランジス タのゲート電位の部域を制限する極端制制信号LMを発 生する振幅物限信号発生回路125と、電流源用基準電 圧発生回路121からの基準電圧CSTLによりその電 遠源を流れる電流が決定され、ノーマル用基準電圧V r e f N L とパーイン用基準電圧発生回路 1 2 4 からの基 準電圧VrefBLに比較し、両者のうちの高い方の基 準電圧を選択して内部電流電圧 V C I の電圧レベルを決 定する基準衛圧Vre[Lを生成する基準電圧発生回路 50 126を含む。

(56)

【0175】図67はこの図66に示す基準製圧発生器 の動作を概略的に示す例である。以下、図66および図 67を参照して、この基準電圧発生部の操作について簡 単に説明する。外部電源電圧VCEが上昇すると、ノー マル用基準電圧発生回路122が出力する基準電圧Vr e f N L も応じて上昇する。外部電源電圧V C Eが新定 の復圧レベルVのに到達すると、このノーマル用基準電 圧発生回路122からの基準電圧VrefNLが一定の 第圧レベルを維持する。一方、パーンイン用基準常圧発 生同路124は、この外部電道管圧VCRよりも一定額 10 低い基準電圧VrefBLを発生する。したがってこの パーンイン用基準備圧発生回路 1 2 4 から発生される基 準備圧VrefBLは外部業務単圧VCBに比例して増 加する。
然準保圧発生网络126は、この基準保圧Vr efNLおよびVrefBLのうちの高い常圧レベルを 選択して出力する。外部電源管圧VCEが電圧V1に利 達するまでは、基準電圧VrefNIが高いため、基準 電圧発生回路128からの基準電圧VrefLは、ノー マル用基準電圧発生回路122からの基準電圧Vref NLに等しくなる。一方、外部電源電圧VCEが電圧V 20 1を超えると、基準電圧VrefBLが基準電圧Vre f N L よりも高くなるため、この基準電圧発生回路12 6からの基準電圧VrefLは、パーンイン用基準電圧 存生回路124からの基準管圧VrefBLに等しくな

「0176] 適常動作モード (メモリセル選択動作、デ 一タの書込/読出動作およびリフレッシュ動作等)にお いては、外部製液電圧VCEは採圧VO-VIの間のレ ベルに設定される。一方、半導体記憶装置の製品出業時 において、動作物件の安定化および潜在的不良の顕在化 30 による不良品のスクリーニングなどの製品の信頼性を保 証するための最終試験が行なわれる。このような試験は パーンイン試験と呼ばれ、内部電源電圧VCIを通常動 作時よりも高くし、高いストレス条件下で半導体記憶装 置を動作させる。このようなパーンイン試験を行なうパ ーンインモードおよび、製品の寿命試験を行なう加速試 粉などの場合、内部需要室FVCIを消散能作助よりも 高くする必要がある。この必要性を満たすために、内部 領域電圧VCIの電圧レベルを決定する就連電圧Vre f I の世年レベルを外部型海世年V C Fに従って高くす an る。これにより動作モードに応じて内部電源電圧を外部 電源電圧VCEに従って変化させることができる。再び 図66を参照して、内部電道電圧発生回路130は、ロ ウアドレスストローブ信号/RAS、チップセレクト信 号/CSおよびチップイネーブル側号/CEなどの研修 化位号ACTに広答して活性化され、内部階距線4 Fの 内部製剤管圧VCIの管圧レベルを任下させる芸件分圧 四路134と、活性化信号ACTに応答して活性化さ れ、基準電圧発生部120からの基準電圧VrefLと

単応じて内閣理原制:33-0の理念の時法・部所ぞし を否括中期限日間:32-2、物質に対象とされ 内障職職員:35-12の特別原則でレビリの間圧レンル を持てきる場合が理解:38-2、の対象が原則では 138の以下標下と影響電圧を目:20からの影響 第135-0かが電影で展上で10次間によって外部機関 第135-0かが電影電圧で10次間によって外部機関 第135-0かが電影電圧で10次間によって外部機関 第135-0かが電影電圧で10次間によって外部機関 第135-0かが電影電圧で10次間によって外部機関 第135-0かが電影電圧で10次間に対象が表示というの影響を 第135-0かが電影電圧で10次間に対象が表示というの影響を を含む、電荷内閣所圧圧第136-0を開発能力は、活性

110

(電流の収拾、停止) を行なう場合内部終年回息136 を含む。常時内部所圧回路136の電流原動力は、活性 内部所圧回路132のそれよりも小さくされる。これに よりスタンパイ時(信号ACTの非活性化呼)に知ける 消費電流を低減する。 (0177)活性内部降圧回路132は、また先に実施

倒8および9において説明したように、パーンインモー ド都示領号BI定たは電源投入輸出信号PORに従って その内部需要製圧VCIの外部関係製圧VCRに等しく する構成を備える。それにより単領投入時における内部 電郵電圧VCIの立上がりの高速化および内部電源電圧 VCIをパーンインモード時に外部電源電圧VCEに従 って上昇させる構成を実現する。活性化信号ACTの活 世化時、周辺国路(図60参照)が動作し、内部電源線 135から健康が展辺回路へ流れ込み(内部管照常FV C I が消費 (使用) される)、この内能電液管圧V C I の保圧レベルが低下する。展辺回路は高速動作してお り、内部電源線135上の内部電源電圧VCIは急激に 低下する。活性分圧回路134によりこの内部電源電圧 VClの電圧レベルを低下させて、後に説明するよう に、活性内部降圧回路 132に含まれるカレントミラー 型増製回路で構成される比較回路を最も感度のよい領域 で動作させ、高速応答性を実現する。一般に、カレント

ミラー型 (差動) 増幅回路において、一方動作電源電圧 (VCE) にその基準電圧Vrefの電圧レベルが近づ いた場合、入力信号 (VCI) の変化量に対する出力信 号の変化量が低下し、感覚が低下するため、高速応答性 が損なわれる。すなわち、基準常圧Vrefを受けるM OSトランジスタのコンダクタンスが、基準保圧Vre fの無圧しべかが高い場合には大きくなり、入力信号を 受けるMOSトランジスタのコンダクタンスが入力信号 の選手レベルの変化に応じて変化しても、この入力信号 をゲートに得けるMOSトランジスタのコンダクタンス の変化が基準電圧Vrefをゲートに受けるMOSトラ ンジスタを介して流れる環流に及ぼす影響は小さく、大 きな雷波変化は生じず、出力ノードの電圧レベルの変化 が小さくなるためである。この高速広等性の劣化を改善 するために話性分圧回路134により内部電源電圧VC Iの電圧レベルを低下させて芸者内部降圧同路132の

外部電源電圧VCEを受けるパッド | aにその一方端が 提続され、その他方端が外部電道線を介して外部電道ノ ード1に他方端が接続される抵抗素子R30と、抵抗素 子R30の他方端と接地ノードVSSの間に接続される 容量C30を含む。このローパスフィルタ140は、積 分回路としても知られている网路であり、抵抗R30の 抵抗値と容量C30の容量値の積により決定される周波 数領域の信号を通過させる。定電池発生回路127は、 その一方導道端子(ソース)が外部電源ノード1に接続 され、その他方導通路子(ドレイン)およびゲートがノ 10 ードK3に接続される pチャネルMOSトランジスタP 66と、その一方導道端子がノードK3に接続され、そ のゲートが接地ノードVSSに接続されるロチャネルM OSトランジスタ68と、その一方導通端子がMOSト ランジスタP68の他方導道端子に指続され、そのゲー トがノードK4に接続されるnチャネルMOSトランジ スタN 6 1 と、M O S トランジスタN 6 1の他方導通路 子にその一方端が接続され、その他方端が接換ノードV S S E 接続される可変短補 R 3 1 と、その一方導通線子 が外部電源ノード 1 に接続され、そのゲートがノードK 20 3に接続されるMOSトランジスタP67と、その一方 端がMOSトランジスタP67の他方導透端子に接続さ れ、その他方端がノードK4に接続される抵抗率子R3 2と、そのゲートおよび一方導通過子がノードK4に接 僻され、その他方導道端子が修治ノードVSSに修装さ わるnチャネルMOSトランジスタN62を含む。 【0179】MOSトランジスタP66およびP67は カレントミラー回路を構成し、MOSトランジスタP6 6を介して流れる電流と同じ大きさの電流がMOSトラ ンジスタP67を介して流れる。MOSトランジスタN 30 8およびN61ならびに抵抗R31を介して電流が流れ 6 0 およびN 6 2 はまたカレントミラー回路を構成す る。MOSトランジスタN61のチャネル解W(または β)はMOSトランジスタN62のそれよりも大きくさ れる。pチャネルMOSトランジスタP68は、抵抗素 子として機能し、MOSトランジスタP66を介して与 えられる電流を小さくする機能を備える。抵抗R32ち 間様、MOSトランジスタP67を介して流れる雷流を 小さくする機能を備える。スタートアップ回路123 は、その一方導通禁子が外部電視ノード1に接続され、 MOSトランジスタP69と、その一方等過端子および 基炭がMOSトランジスタP69の検方薬消除子に接続 され、そのゲートおよび他方導道端子がノードK4に接 続される pチャネルMOSトランジスタP70と、その 一方導通報子がMOSトランジスタP70の一方導通報 子に按続され、そのゲートがノードK4に接続され、そ の他方導道端子が接地ノードVSSに接続されるnチャ ネルMOSトランジスタN63を含む。まず定面接至年 回路127およびスタートアップ回路123の動作につ いて説明する。

【0180】外部電缆銀圧VCEが印加される前、外部 電流ノード1は接地部圧VSSレベルである。このと き、定電波発生回路127およびスタートアップ回路1 23の各内部ノードの電圧レベルも接地電圧VSSレベ ルである。外部電源電圧VCEが印加されると、外部電 源ノード1の電圧レベルがこの外部電源電圧VCEに従 って上昇する。定電流発生回路127において電流が淡 れない場合、ノードK3の領圧が外部電道領圧VCEに 従って上昇し、ノードK4の電圧が接地電圧VSSを維 持し、この定電流発生回路127は所盤の動作を実現し ない。一方、スタートアップ回路123において、机能 電源電圧VCEが上昇すると、抵抗素子として機能する pチャネルMOSトランジスタP69により電流が外部 電源電源ノード 1 からMOSトランジスタP70へ供給 される。このMOSトランジスタP70の一方導通報子 の電圧レベルがこのノードK4の電圧レベルよりもV: p (VtpはMOSトランジスタP70のしまい値常圧 の絶対値)以上高くなると、MOSトランジスタP70 を介して電流が流れ、MOSトランジスタN62および およびN S 1のゲート電位が上昇する。ノードK 4の電 圧レベルがMOSトランジスタN62のしきい値電圧V t n以上となると、このMOSトランジスタN62がオ ン状態となり、応じて外部電池ノード1からMOSトラ ンジスタP67、抵抗R32およでMOSトランジスタ N62を介して接換ノードVSSへ需達が流れる。MO SトランジスタN62とMOSトランジスタN61は力 レントミラー回路を構成しており、したがってこのとき MOSトランジスタN61か介して関連が締れ、回様に 内部電流ノード1からMOSトランジスタP66、P6 る。これにより定貨液発生回路127において外部貨幣 ノード1から移動ノードVSSに雷煙が強れ、宇宙沙発 生回路127が下側に動作し、名内部ノードの電圧が所 定の電圧レベルに設定される。

【0181】一方、ノードK4の電圧レベルがMOSト ランジスタN62のしきい値像圧Vtn以上に上昇する と、応じてスタートアップ回路123においてMOSト ランジスタN 6 3 がオン状態となり、MOSトランジス タP70の一方導通電子が接地電圧VSSレベルに放電 そのゲートが接地ノードVSSに接続される pチャネル 40 され、MOSトランジスタP70がオフ状態とされ、ス タートアップ回路123から定電流発生回路127への 泄液の対入が禁止される。 すなわちこのスタートアップ 回路123は外部電影電圧VCEの投入時に定電流発生 回路127に電流を供給し、この定電流発生回路127 の内部ノードを所定の間圧レベルに設定させる機能を備 える。定職施発生回路127においては、間流が流れた とき、以下の動作が行なわれる。MOSトランジスタP 66とMOSトランジスタP67とは同じサイズを有し かつカレントミラー回路を構成している。したがって、 50 MOSトランジスタPB7は、MOSトランジスタP6

6を介して流れる間流と同じ大きさの雷達を供給する。 MOSトランジスタN 6 1は、MOSトランジスタN 6 2よりも大きなチャネル幅W (主たは8) を有する。M OSトランジスタN62は、ゲートおよびドレインがノ ードK4に接続されており、飽和領域で動作し、電流I (NS2) FLT

 $I(N 6 2) = 8(N 6 2) \cdot (Vgs - Vtn)$ の電流を流す。ここで、VgsはMOSトランジスタN 62のゲート-ソース型であり、ノードK4の電圧レベ ルを示すため、以下V(K4)として示す。8(N6) はMOSトランジスタN62の係数分である。

[0182] MOSトランジスタN62とMOSトラン ジスタN 6 1 はずたカレントミサー回路を提成してい る。MOSトランジスタN61は、MOSトランジスタ N 6 2 よりも大きなチャネル解W (または 8) を有して おり、定たMOSトランジスタP66よりも大きな電波 取動力を有している。したがって、このMOSトランジ スタN61のゲートーソース開業圧はほぼこのしまい値 選用V t nの信用レベルとなる。一般にMOSトランジ スタにおいて、その電流駆動力より十分小さな電流しか 20 供給されない場合、ゲートーソース関電圧は、Igs= 8· (Vgs-Vth) * の自要特性に従い、ほぼしき い値間圧Vtnレベルとされる。したがって転載R31

の面線に印加される常圧V(R31)は、

V (R31) = V (K4) - Vtn となる。したがって、この抵抗R31を介して流れる電 流は、抵抗R31の抵抗値を変たR31として示すと、 I = (V (K4) -Vtn) /R31

で与えられる。この間流1が外部管測ノード1からMO SトランジスタP86、P68およびN61を介して紙 30 抗R31へ供給される。この電流Iと同じ大きさの電流 が主たMOSトランジスなP66およびP87のカレン トミラー回路により抵抗R32を介してMOSトランジ スタN 62へ供給される。これにより、ノードK 4 の盤 圧レベルがMOSトランジスタN62の音楽特性により 決定される一定値となる。MOSトランジスタP68は MOSトランジスタN61のゲート-ソース翻撃圧をし きい値電圧レベルに保持するための電流制限機能を**個** え、抵抗R32は、MOSトランジスタN62を抵抗モ ードで動作させる機能を備える。ノードK4の電圧レベ 40 スタP62が、定電流発生回路127のMOSトランジ ルが上昇すると、抵抗R31両線の電圧が上昇し、応じ てMOSトランジスタN61を介して流れる電流がMO SトランジスタP66を介して流れる電流が増加し、応 じてMOSトランジスタP67を介して流れる電流が期 加し、抵抗R32による間圧降下が大きくなり、ノード K4の電圧レベルも低下させる。逆にノードK4の電圧 レベルが低下したとき、抵抗3.3.1 面端の電圧が小さく なり、MOSトランジスタP66を介して流れる電液が 小さくなり、応じてMOSトランジスタP67を介して

114 が小さくされ、ノード K 4 の電圧レベルが上昇する。こ れにより、ノードK 4の電圧レベルが一定とされ、MO SトランジスタN62を介して流れる電流は一定、すな わちMOSトランジスタP66およびP67がそれぞれ 供給する電流と同じ大きさに設定される。 【0183】この定置流発生回路127を利用すること

により、外部追踪返圧VCEが (Vtp+Vtn)以上 になったときに、安定に一定の関係を供給するための基 選挙圧を生成することができる、環境適用等体質圧発生 図路121は、その一方等通端子が内部電源ノード1に 接続され、そのゲートがノードK3に接続される pチャ ネルMOSトランジスタP60と、その一方導道端子が MOSトランジスタP60の他方導通端子に接続され、 そのゲートおよび他方導造場子がノード K 1 に接続され る ロチャネルMOSトランジスタP61と、その一方識 通韓子およびゲートがノードK 1 に接続され、その他大 導通端子が接着ノードVSSに接続されるnチャネルM OSトランジスタN60を含む。MOSトランジスタP 6 0 は、定常流発生回路 1 2 7 のM O S トランジスタ P 6 6 とカレントミラー回路を構成し、このM O S トラン ジスタP66を介して流れるミラー電流をMOSトラン ジスタP61およびN60ヘ与える。MOSトランジス タP6 1 およびN 6 Oは、そのチャネル板材に従って任 抗素子として機能し、抵抗分割によりノードK1に、一 定の基準電圧CSTLを生じさせる。この電流源基準能 圧発生回路121は、また外部電源電圧VCEがVtn +Vtp以上に増加したときに動作し、外部電源電圧V

CEに依存しない一定の基準電圧CSTLを生成する。

【0184】 ノーマル用基準電圧発生回路122は、そ

の一方導通路子が外部電源ノード1に接続され、そのゲ ートがノードK3に接続されるpチャネルMOSトラン ジスタP62と、MOSトランジスタP62の他方導通 端子と接地ノードVSSの間に直列に接続される3つの MOSトランジスタP63、P64およびP65と参会 む。MOSトランジスタP63~P65のゲートは物的 ノードVSSに接続され、これらのMOSトランジスタ P63~P65はそれぞれのオン抵抗 (チャネルコンダ クタンス) に従った抵抗素子として機能する。このノー マル用結準電圧発生回路122においてMOSトランジ スタP66とカレントミラー回路を構成しており、MO SトランジスタP62が、MOSトランジスタP66の 供給する電流のミラー製液をMOSトランジスタP63 ~P65へ供給する。MOSトランジスタP64は、そ の抵抗値が変更可能である。この抵抗値が変更可能な構 成は、複数の直列主たは並列に接続されたMOSトラン ジスタを配換すたはヒューズ表子などにより選択的に公 離または短縮することにより実現することができる。 【0185】このノーマル基準常圧発生回路122のノ

液れる電流が小さくなり、抵抗R32における電圧降下 切 ードK2から出力される基準電圧VrefNiは、MO

SトランジスタP62が供給する雷波とMOSトランジ スタP64およびP65の板抗値の和との確により与え られる。MOSトランジスタP62が供給する電流は、 安定時には外部電影電圧VCEと無関係に一定であり、 基準常圧VrefNLの外部電源電圧VCEと振騰係の

一定値となる。MOSトランジスタP62の影給する電 流が一定となるまでは、この基準電圧VrefNLは、 図87に示すように、外部電源電圧VCEに従って上昇 する。パーンイン用基準管圧発生回路124は、その一 方導通端子が外部電源ノード1に接続され、かつその紙 10 抗値がヒューズまたは配線により変更可能な p チャネル MOSトランジスタP71と、その一方道道機子がMO SトランジスタP71の他方導通端子に接続され、かつ そのゲートがMOSトランジスタP71のゲートに接続 されかつ自身の他方導通端子に接続されるnチャネルM OSトランジスタP72と、その一方導道線子がMOS トランジスタP72のゲートおよび他方導通端子に接続 され、かつそのゲートが物物ノードVSSに移動され、 かつその他方道涌過子がノードドドに接続されるロチャ ネルMOSトランジスタP73と、その一方導通端子が 20 ノードK5に接続され、そのゲートが接地ノードVSS に接続される pチャネルMOSトランジスタK5と、そ の一方導通端子がMOSトランジスタ P74の他方導通 第子に接続され、その他方導通識子が締飾ノードVSS に接続され、そのゲートがノード K 4 に接続される n チ

+ネルMOSトランジスタN64を含む. [0188] MOS L-92/22 P7 3 St FFP 7 4 H そのゲート単位が接地電圧VSSに固定され、そのオン 抵抗により抵抗素子として機能する。MOSトランジス タP72は、抵抗モードで動作し、そのチャネルコンダ 30 クタンスに従って抵抗素子として機能する。抵抗素子と して機能するMOSトランジスタP71はその板結鎖が 変更可能であるが、通常の抵抗モードにおける抵抗接続 のようにそのゲートおよびドレインが接続されるのでは なく、ゲートがMOSトランジスタP72のゲートおよ び他方導通帽子 (ドレイン) に接続されているのは、M OSトランジスタP71およびP72のゲートを開一番 圧レベルに設定し、MOSトランジスタP71およだP 7.2を同じゲート電圧にパイアスすることにより、これ トランジスタ P 7 1のチャネルコンダクタンスを所望の 値に確実に設定するためである。MOSトランジスタN 6 4 は、定電流発生回路 1 2 7 のM O S トランジスタ N 62とカレントミラー回路を構成し、このMOSトラン ジスタN62を介して流れる電流のミラー電流がMOS トランジスタN 6 4を介して流れる。したがって、この パーンイン用基準質圧発生回路124からは、MOSト ランジスタP71およびP72がともにオン技能となっ たときに外部電源ノード1から接地ノードVSSへ一定

P71、P72およびP73の合成抵抗を示し、1は、 MOSトランジスタN64を介して流れる電流を示す。 このMOSトランジスタP71およびP72のゲート信 圧をともに等しくすることにより、また、パーンイン用 基準器圧発生函路124におけるMOSトランジスタP 7 1およびP72がともにオン状態となるタイミングを 宇宙接穿牛回路127において間流が流れるタイミング とほぼ同じとすることができる (MOSトランジスタP 71のゲートはMOSトランジスタP71のゲートおよ びドレインに接続されており、外部電源電圧VCEがV t p以上となると、MOSトランジスタP71およびP 7 2がともにオン状態となる。これはスタートアップロ 路123による緊接注入開始とほぼ同じタイミングであ

関係に従って上昇する。ここでRはMOSトランジスタ

上述のような構成により、定電流発生回路127が安定 に一定の電池を供給する状態となった後はノードKから 外部電影電圧VCEに従って上昇する基準電圧Vcef RIを生成することができる。 【0187】新報制理信号発生网络125は、外部情測

ノード 1 とノード K 6 の間に流列に接続されるダイオー F接続された n チャネルM O S トランジスタ P 7 5. P 7.6およびFP77と、ノードKRと接触ノードVSSの 間に接続されるカチャネルMOSトランジスタNASか 含む。MOSトランジスタN65は定備液発生回路12 7のMOSトランジスタN62とカレントミラー回路を 構成する。MOSトランジスタP75~P77のゲート 斬WはMOSトランジスタN65のそれよりも十分大き くされており、これらMOSトランジスタP75~P7 7を、遅適時にそれぞれそのしまい信仰圧の絶対値 V: pの電圧降下を生じさせる。したがって、外部電源電圧 VCEが所定の電圧レベル以上となったときには、振幅 制限信号LMは、VCE-3・Vtpの信圧レベルとさ れる。振幅制要信号LMのレベルを外部間返費圧VCE に応じて変化させることにより、パーンインモード時に おいても外部書頭電圧VCEのレベルに対応して所定の 採掘制製機能が実現される。基準電圧発生回路126 は、その一方導速等子が外部電影ノード1に接続され、 その他方端連接子がノードド 7 に接続されかつそのゲー 5MOSトランジスタP71の蒸艇効果を無くしMOS 40 トがノードK7に接続される pチャネルMOSトランジ スタP78と、その一方導通端子が外部電流ノード1に 接続され、その他方導通端子がノードK8に接続され、 そのゲートがノードK7に接続されるnチャネルMOS トランジスタP79と、ノードK7とノードK9の間に 接続され、そのゲートに越性保圧VrefNlを受ける nチャネルMOSトランジスなN68と、ノードド7と ノードK9の間に設けられ、そのゲートに基準電圧VI efBLを受けるnチャネルMOSトランジスタN67 と、ノードK8とノードK9の間に接続され、そのゲー の電流が流れ、ノードK5の電圧は、VCE-I・Rの 50 トがノードK8に接続されるnチャネルMOSトランジ スタN88と、ノードK9と接頭ノードVSSの間に着 続され、そのゲートに電波源用基準電圧発生回路121 からの基準電圧CSTLを受けるnチャネルMOSトラ ンジスタN69を含む。MOSトランジスタN69は、 雷液源用基準電圧発生回路121のMOSトランジスタ N60とカレントミラー回路を構成し、MOSトランジ スタN 6 Oを流れる電流のミラー電流を生じさせる。M OSトランジスタP78およびP79はカレントミラー 回路を構成する。MOSトランジスタN69は宇宙地震 として機能する。今、基準電圧VrefLが基準電圧V 10 refNLおよびVrefBLの少なくとも一方よりも 低いとき、MOSトランジスなNSSすたはNS7のコ ンダクタンスはMOSトランジスタN68のそれよりも 大きくなり、このMOSトランジスタN66およびN6 7を介して流れる電流が増加する。この間流はMOSト ランジスタ P 7 8 から供給され、応じてカレントミラー 回路を構成するMOSトランジスタP79を介して強れ る雷達も増加する。MOSトランジスをN68は、アの MOSトランジス々P7gか介1.で供給される環境かせ べて放出することはできず、したがって、ノードX8の 20 留圧レベルが上昇する。すなわち基準留圧Vre [No

管圧レベルが上昇する。 [0188] 洋に基準電圧Vreflが基準電圧Vre fNIおよびFVrefBI面着よりも高い場合には、M OSトランジスタN R R のコンダクタンスがMOS トラ ンジスタNRRお上がNR7のそれ上りも大きくまれ MOSトランジスタN68は、MOSトランジスタP7 9からの供給される保液をすべてノードK9に放出す る。これによりノードK8からの基準電圧VrefLの 電圧レベルが低下する。すなわちこの基準電圧発生回路 30 126は、基準環圧VrefLとして、基準電圧Vre f N L および V r e f B L のうちの高い方の電圧を出力 する。以上詳細に説明したように、外部電源電圧VCE が所定の電圧レベルに到達すると、安定に必要な基準電 圧を発生することができる。図69は、図66に示す内 部電道管圧発生部130の具体的構成を示す器である。 以下、図69を参照して各回路の構成および動作につい て説明する。活性分圧回路134は、その一方導通端子 が外部電源線135に接続され、そのゲートが接地ノー ドVSSに接続されるpチャネルMOSトランジスタP 40 88と、MOSトランジスタP88の他方導通端子にそ の一方導通端子が接続されかつそのゲートが接換ノード VSSに接続される pチャネルMOSトランジスタP8 9と、その一方導道端子がMOSトランジスタP89の 他方導通際子に接続され、そのゲートに活作動を開発A CTを受けるnチャネルMOSトランジスタN87と その一方導道漢子がMOSトランジスタN87の他方道 通端子に接続され、その他方導通端子が接地ノードVS Sに接続され、そのゲートに基準電圧CSTLを受ける n チャネルM O S トランジスタN 8 8を含む。MO S ト 50 子がノード160 b に接続され、そのゲートがノード1

118 ランジスタP88およTFP89はゲート保付が接地貸圧 VSSレベルに固定されており、その固有のオン抵抗に より抵航電子として機能する。MOSトランジスタN8 7は、活性刺御信号ACTがHレベルとなり、半導体記 複装間のアクティブサイクルを示すときオン状態とな る。MOSトランジスタM88は、図68に示す動液液 用基準電圧発生回路121からの基準管圧CSTLを受 けて定常検索として器能する。すなわちこのMOSトラ ンジスタN88は、図68に示すMOSトランジスタN

60とカレントミラー回路を構成し、一定の電流を供給 する。したがってこの活性分圧回路134は、活性制御 個号ACTがHレベルとなったとき、MOSトランジス タP88およびP89の抵抗値とMOSトランジスタN 8.8が供給する間流に従った領圧、すなわち、VCI-I (N88) ・R (P88) の衛圧を出力する。ただ し、I (N88) はMOSトランジスタN88を介して 強れる電流であり、R (P88) はMOSトランジスタ PRRの拒納値を示す。 [0189] MOSトランジスタP88およびP89が

直列に扱けられているのは、これらのオン抵抗の値によ りMOSトランジスタN88のオン抵抗をほぼ無視でき る領に設定し、ほほこの分圧回路134からの出力量圧 のレベルはMOSトランジスなP88の組物値により神 定することができるようにするためである。 このMOS トランジスタP88の抵抗値は変更可能である(資列ま たは並列に推続されたMOSトランジスタを選択的に匠 線立たはヒューズ電子により接続する)。これにより分 圧同路134の出力量圧のレベルを最適な信に設定する ことができる。活性内部降圧回路132は、活性制物値 号ACTに応答して活件化され、図6.8に示す基準管圧 発生回路126からの基準電圧VrefLと分圧回路1 34からの出力電圧とを比較する比較回路150と、こ の比較回路 1 5 0 の第 1 の出力信号を増幅する増幅回路 152と、比較回路150の第2の出力保号に応答して 外部電流ノード1から内部電流線135へ開流を供給す る pチャネルMOSトランジスタP83と、増幅回路: 52の出力信号に応答して外部電源ノード1から内部電 勝線135へ網流を供給するpチャネルMOSトランジ スタP87と、この増幅回路152の出力信号のLレベ ルの振幅を制限する振幅制限回路154と、パーンイン モード指定信号および部施投入輸出信号BI/PORに 応答して活作化され、MOSトランジスタP83および P87のゲートを接換管圧VSSレベルに設定するnチ ヤネルMOSトランジスタN93およびN94を含む。 [0190] 法顧問路150は、一方護通過子が外部領 類ノード 1 に接続されその他方属消炎子がノード 1 6 0 a に接続され、そのゲートがノード160 c に接続され るpチャネルMOSトランジスタP80と、その一方御 通端子が外部電道ノード1に接続され、その他方導道線

60cに接続されるpチャネルMOSトランジスタP8 1と、その一方導通端子が外部電源ノード1に接続さ れ、その他方導通端子およびゲートがノード160cに 接続される pチャネルMO Sトランジスタ P 8 2 と、ノ ード160aとノード160dの間に接続され、そのゲ ートに高準復圧VrefLを受けるnチャネルMOSト ランジスタN80と、ノード160bとノード160d の間に接続され、そのゲートに基準部圧VrefLを受 けるnチャネルMOSトランジスタN81と、ノード1 60dと接地ノードVSSの間に原列に接続されるnチ 10 プトランジスタ60に対応し、内部電源線135の電源 +ネルMOSトランジスなNSSお上TFNS4を含む。 MOSトランジスなNSSはそのゲートに気性制御保証 A C Tを受け、M O S トランジスタN 8 4 はそのゲート に新準備圧CSTLを受ける。このMOSトランジスタ N 8 4 の電流駆動力は変更可能であり(配線またはヒュ ーズ素子によりMOSトランジスタを並ずに複雑するこ とにより保険取動力を大きくすることができる)、 計算 日数150の広等特件お上げ町在環境に広じて暴進な管 済を供給する治療液薬が実施される。この計論回数15 0は、実質的に図58に示す比較回路3の構成と同じて 20 あり(分圧回路からのレベルシフトされた電圧が伝達さ れることを除いて)、活体制物情報ACTが非活性状態 のI. レベルのとき、MOSトランジスタN83がオフ練 銀であり、この比較回路150においては電流が流れな いため、ノード160aおよび160bは、ほぼ外部電 対像FVCFLペルに設定される。

[0191] 活性制御信号ACTが活性状態のHレベル とされると、分圧回路134からの出力電圧と基準電圧 VrefLの関係に従ってノード160aおよび160 bの出力信号の似圧レベルが変化する。ドライプ用のM 30 OSトランジスタP83がこのノード160a上の信号 電圧に従って外部電源ノード1から内部電源線135へ 電流を供給する。この分圧回路134に内部電源電圧V C I の爾圧レベルを低下させて比較回路 1 5 0 へ与える ことにより、比較回路150は、最も感度のよい情報で 比較動作を行なうことができ、高速応答性に優れた比較 回路を実現することができる。MOSトランジスタP8 3のサイズは大きくされており、大きな電液保険力をも って外部電源ノード1から内部電源練135へ電流を供 給する。活性制御信号ACTによりMOSトランジスタ 40 STLを受けるnチャネルMOSトランジスタN92 N83およびN87をオフ状態とすることにより、活性 内部降圧回路132および活性分圧回路134における スタンパイ時における消費電流をほぼりとする。増報回 路152は、初段のCMOSインパータを構成する pチ ヤネルMOSトランジスタP84およびnチャネルMO SトランジスタN 8.5 と、申力級のCM O Sインパータ を構成する pチャネルMOSトランジスタP85 および nチャネルMOSトランジスタN86を含む。振幅制度 回路154は、図68に示す損僱制限信号発生回路12 5からの振幅制限信号LMをゲートに受ける pチャネル 50 MOSトランジスタ P 9 2 および N 9 0 の接続ノードか

MOSトランジスタP86を含む。この複幅制限信号I. Mは、VCE-3・Vtpの電圧レベルであり、pチャ ネルMOSトランジスタP86は、MOSトランジスタ N 8 5 および N 8 6 のソース電位を V C C - 2 · V t p の常圧レベルに維持する。これにより、増修回路152 の出力領号はVCEレベルからVCE-2・Vtnの官 圧レベルの際に設定され、MOSトランジスタP87が 過剰にオン状体となるのが防止される。このMOSトラ ンジスタP87は、先に図57において説明したドライ 電圧VCEが高速で変化したときにこの高速の内部電源 電圧VCIの変化を抑制する。

[0192] MOSトランジスタN93およびN94は パーンインモード時または雷波投入時に活性状態のHレ ベルとなる側号BI/PORに応答して導流し、MOS トランジスタPR3およびPR7のゲートを接出電圧V S S レベルに設定する。 これによりMOSトランジスタ P83およびP87は外部電源電圧VCEを内部電波線 135上に伝達し、高速で雲派投入時に内部電源電圧V CIを上昇させるとともにパーンインモード時には内部 設施電圧VCEを外部管接管圧VCEに抑しくする。常 助分円両購138は、基準電圧CSTLをゲートに受け るnチャネルMOSトランジスなN89と、MOSトラ ンジスタN89と内部電影線135の間に直列に接続さ れる pチャネルMOSトランジスタP90およびP91 を含む。MOSトランジスタP90およびP91は、そ のゲートが接地電圧VSSレベルに設定されており、抵 抗毒子として機能する。この常時分圧回路138も、採 作分圧回路134と同様、内部電源電圧VCIを所定値 シフトダウンさせる。すなわち、MOSトランジスタN 89を流れる定電流に従ってMOSトランジスタP90 が有する抵抗値に従って内部電源電圧VC[を所定値低 下させる。

N90と、常時分圧回路138の出力衛圧をゲートに受 けるnチャネルMOSトランジスタN91と、MOSト ランジスタN90およびN91の共過接続ノードと接地 ノードVSSの間に設けられ、そのゲートに抵性電圧C と、MOSトランジスタN9OおよでFN91へそれぞれ 間接を供給する ロチャネルMOSトランジスタP92お よびFP93を含む、MOSトランジスタP92およびFP 93はカレントミラー回路を構成し、MOSトランジス タP93を強わる電路と同じ大きさの電液MOSトラン ジスタP92か介1.ブ始れる、MOSトランジェタN9 2の電流駆動力は変更可能であり(配線またはヒューズ 素子のプログラムにより)、この常時比較回路 136の 動作電流、すなわち応答特性が適当な情に設定される。

[0193] 常時內部降圧回路136は、基準間圧V:

efLをゲートに受けるnチャネルMOSトランジスタ

らドライプ用 pチャネルMOSトランジスタP94のゲ ートへ電圧が与えられる。このMOSトランジスタP9 4は、そのゲート間圧に従って外部電流ノード1から内 部軍派練135へ雷流を供給する。MOSトランジスタ P94の雷流駆動力は比較的小さくされる。 スタンパイ 時においては、内部電源線135上の内部電源電圧VC 「はほぼ一定であり、大きな電流線動力は要求されない ためである。スタンパイ時においては、単にリーク電流 などのスタンパイ電流が消費され、これにより内部電流 電圧VCIが低下するためこのスタンパイ電流を被傷す る能力がMOSトランジスタP90に要求されるだけで

[0194] 「アレイ用内部降圧回路] 図70は、図6 0 に示すアレイ用内部降圧回路 1 1 0 a および 1 1 0 b の構成を概略的に示すプロック図である。図70におい では、2つの内部降圧回路110aおよび110bのう ちの一方のみ構成を示す。内部降圧回路 1 1 0 a および 1:0bは同じ構成を備える。図70において、アレイ 用内部降圧同路 1 1 0 (1 1 0 a. 1 1 0 b) は、越地 雪圧VrefHを発生する英雄電圧発生部220と、基 20 透電圧発生配220からの基準管圧Vre FHと内部電 20世年VC12を比較1.28比較終単に従って大部型開発 EVCEの電圧レベルの調整(電流を供給する)を行な う内部電圧発生部230を含む。基準電圧発生部220 は、図66に示す層辺回路用内部施圧両路の構成と図 様、一定の関連を供給する定律差契生同路227と、内 知電液管圧VCIの投入時に定電液衝発生回路227を 正確に動作させるためのスタートアップ回路223と、 電流源用の基準電圧CSTLを発生する電流運用基準電 圧発生回路221と、通常動作モード時に使用される話 30 準備圧VrefNHを発生するノーマル用減準億圧発生 **開路222と、パーンインモード時に用いられる基準書** EV refBHを発生するパーンイン用基準電圧発生回 路224と、振幅制限信号LMを発生する振幅制限信号 発生回路225と、基準電圧発生面路222および22 4からの基準電圧VrefNHおよびVrefBHのう ち高い方の基準電圧を基準電圧VrefHとして出力す る基準常圧発生回路226を含む。

【0195】この基準電圧発生部220の詳細構成およ び動作は図68および図69に示す層辺回路用内部降圧 40 四路に含まれる基準電圧発生剤の対応のものと同じであ る。異なっているのは、ノーマル用基準電圧発生回路2 2.2 およびパーンイン用基準電圧発生回路2.2 a が発生 する基準電圧VrefNHおよびVrefBHの電圧レ ベルが基準電圧VrefNLおよびVrefBLよりも それぞれ高くされていることである。この基準電圧Vェ efNHおよびVrefBHをそれぞれ基準製圧Vre fNLおよびVrefBLよりも高くする構成は、図6 8 に示す模板においてMOSトランジスタP64(基準

1 (基準電圧発生回路124に含まれる)の抵抗値をそ れぞれ大きくおよび小さくすることにより実現される。 この基準電圧発生部220の詳細構成および動作は、先 に図68を参照して説明したものと同じであり、単に基 連貫FVrefNHおよびVrefBHの電圧レベルが 高くされているのが異なるだけであり、その詳細説明は 省略する。この基準単圧VrefNHおよびVrefB Hが高くされる理由については後に詳細に説明する。内

122

部電圧発生部230は、2つの内部電源電圧発生系を含 む。図65に示すように、2つのメモリセルアレイに針 して1つのアレイ用内部防圧同路が促けられ、それぞれ のメモリセルアレイに対し関々の系統から内部電道電圧 を供給するためである。

【0196】すなわちこの内部電圧発生第230は、活 性制御信号ACTおよびパーンインモード指示信号/電 源投入検出信号BI/PORに応答して動作する活性内 部降圧回路232および234と、スタンパイ時にそれ ぞれ内部需要常圧VCIの常圧レベルを所定レベルに掛 抽するための無路内部降圧国路236および238を含 計。活件内部除开网路232x上7f常時内部降开网路2 36は内部電源線235a上の内部電源電圧VC1の電 圧レベルの制御を行ない、活性内部降圧回路234およ び常時内部降圧回路238は内部電源線235b上の内 部電源電圧VCIの電圧レベルを誘発する。この内部管 F発生部230においては、図66に示す構成と異なり 内部健康費用VCIの業圧レベルを低下するための分圧 両路は掛けられていない。分圧両路の動作時においては 内部電源線から接地ノードへ電流が流れ、消費電流が大 きくなるため、この消費電流を低減するために分圧回路 は設けられない。アレイ用内部電源電圧については、先 に説明したように、ピット熱の充電のために主にこの内 鉱調圧発生館230が発生する内部電源電圧が使用され

る。このピット線充電時における内部電源電圧の変化は 比較的緩やかであり、高速応答性は要求されない。した がって比較回路(活性内部降圧回路232、234およ び帰時内部降圧回路236、238に含まれる比較回 路)の態度が少し低下しても十分この内部電流常圧VC I の低減に対応して内部電源電圧をもとのレベルへ物格 させることができる。この分圧回路を用いないために、 紙幣電圧発生回路222および224からの基準電圧V refNHおよびVrefBHの電圧レベルが高くされ

[0197] アの間70に元寸無作内部降圧回路232 および234ならびに常時内部昨日回路236および2 38の内部構成は図64に示すものと同じである。単に 基準器圧VrefHの電圧レベルが異なりまたそれぞれ 内部電源線235aおよび235b Fの内部情況常圧V Clが直接比較回路へ与えられる点が異なっているだけ である。構成およでFその動作は図69に示すものと実質 常圧1.2.2に含まれる) およびMOSトランジスタP7 50 的に同じでありその詳細能率は省略する。図7.0と示す

123 ようにアレイ用内部降圧回路として分圧回路を用いずに 内部環境常圧VCIの常圧レベルの調整を行なうことに より任消費管法の内部造圧回路を実現することができ る。なお、基準電圧発生部220および内部電圧発生部 230へは外部電流パッド1aへ与えられた外部電影器 圧VCEがローパスフィルタ240によりフィルタ処理 された後動作電源電圧として伝達される。MOSトラン ジスタN93およびN94が設けられており、パーンイ ンモード時トランジスタP83、P87がオン状態とさ れ、比較回路150の出力が無視されるにもかかわら ず、パーンイン用基準電圧発生回路124および224 が設けられており、パーンインモード時にこの基準保証 VrafRIおよびVrafRHをそれぞれ机能影響器 圧VCEに従ってその電圧レベルを上昇させるのは以下 の理由による。図69に示すように、MOSトランジス タP83およびP87のゲート電圧はパーンインモード 降接地関圧VSSレベルに設定され、内部需要線135 トの雷楽賞圧VCIは外部電楽電圧VCEに等しくされ このとを活性内部路戸同路132、232におい 7. 図6.9ド元すノード1.6.0 a の間圧レベルが接触器 20. 圧VSSのとき、内部電源電圧VCIが基準電圧Vre f L よりも高いときには、MOSトランジスタP82を 介して大きな電流が流れ、この電流と同じ大きさの電流 がMOSトランジスタP80およびP81を介して流れ る。このため比較回路150の消費電流が消火する。こ れを防止するために基準電圧VェッチしおよびVェッチ Hはそれぞれ外部関連管圧VCFに広じてパーンインモ ード時には上昇させる。このときまたはMOSトランジ スタN93およびN94の電流駆動力は不必要な電流消 費を防止するため十分小さくされる。また同様に、常時 30 内部進圧同路においては、そのドライブ用のMOSトラ ンジスタのゲート管圧は接地管圧レベルに対象されたい ため、常時内部降圧回路において正確に外部電源電圧V CEと内部電源電圧VCIを等しくする動作を実現する ためにもこの基準領圧VrefLおよびVrefHを外 舒徽漢僧圧VCEに応じて高くする必要がある。上述の 模成により、低消費電流で安定に内部運運運圧VCIを 発生するアレイ用内部施圧而熱を実現することができ

5. [0198] [変更例1] 図71は、アレイ用内部発圧 40 回路の第1の変更例を示す図である。図71において、 アレイ用内部降圧回路は、活性化時、内部電源線245 a および内部電源電圧の電圧レベルを調整する活性内部 降圧回路242と、活性化時内部電源線245b上の内 部電源電圧VCIbの電圧レベルを調整する活性内部降 圧回路244と、この内部電源線245aおよび245 b上の内部常楽電圧VClaおよびVClbの電圧レベ ルを揮撃する常時内部陸戸回路247を含む。内部設置 線2.45 aおよび2.45 bは別々の配線で構成されても

滅線245aおよび245bはそれぞれ別々のメモリセ ルアレイへ内部電視電圧VCIaおよびVCIbを供給 する構成であればよい。常時内部降圧回路247が基準 電圧VrefHと内部電源線245aおよび245bの 共通総替ノード249トの管圧とを分約することにより 内部環境電圧VCIaおよびVCIbの電圧レベルを割 整する。活性内部降圧回路242は、活性制御信号AC T、振幅制配信号LNおよびパーンインモード指示信号 /雷護役入給出信号BI/PORに応答して所定のトで

10 脱明した地圧調整動作を実行する。活性内部ワード回路 4 4 4 6 阿様、活性制御信号ACT、振幅制限信号LN およびパーンインチード指示信号/雷斯切入輸出信号R I/PORに従って上で説明した電源電圧開整動作を実 行する。 【0199】活性制御信号ACTが活性状態のときに

は、活性内部降圧回路242および244をそれぞれを 買いに独立に内部製造線2.45 a および2.45 b トの内 部需要電圧VCIaおよびVCIbの電圧機能を実行す る。内部電源線245×および245トが用力る影線で 構成されている場合では、この内部電源電圧VCIaお よびVCIbの電圧変動レベルが異なる場合が生じる。 したがってこれらの内部電販電圧VC!aおよびVC! bの動作時における変化に対応して正確に内部電流電圧 VCIaおよびVCIBを所定の電圧レベルに維持する ことができる。スタンパイ酸においては、活件内部進圧 同誌242および新作内部原圧問誌244は非新件出機 とされる。このときには、常時内部降圧回路247によ り内部電流電圧VCIaおよびVCIbの電圧レベルの 要整が行なわれる。スタンパイ時においては、内部電源

練245aおよび245bに接続される内部回路はスタ ンパイ状態にあり、その消費電流はリーケ電流などにお いてのみ生じるだけであり、内部電源電圧VCIaおよ びVCIbの変動はごくわずかであり、小さな電流駅前 力を有する推時内部構成回路247であっても正確に内 部電源電圧VCIaおよびVCIbを所定の電圧レベル に能抄することができる。

[0200] 関71に示す模型の場合、常時内施圧回路 247は新作内部降圧回路242および244で共用さ れる(内部電源接245aおよび245bで共用され る)。したがって、この常時内部隣圧回路247の占有 面積を低減することができ、また消費電流を低減するこ とができ、低占有面積で低消費電流のアレイ用内部発圧 回路を実面することができる。

[変更例2] 図72は、この発明に従った内部電楽電圧 発生回路の第2の変更例の構成を示す区である。図72 に示す構成においては、内部質測線245 aおよび24 5 bがそれぞれ、活性制御信号/ACTに応答して臨済 するロチャネルMOSトランジスタでたとえば構成され るスイッチング来子250aおよび250bにより保防 よく、また同一の配線であってもよい。すなわち内部電 50 内部降圧回路247から分類される。すなわち、このス

イッチング素子250a および250 b は活性化酶(値 3 / A C T が活性分娩の L しべい)のとなには内部が頂 級245aおよび245bは常時内部降圧回路247か 5分離される。内部電道線245aおよび245b Fの 内部雷波爾圧VCIaおよびVCIbはそれぞれ妖作内 部路圧回路242および244によりそれぞれの保圧し ベルが調整される。常時内部降圧回路247は、基準電 王VrefHとノード249上の電圧とを比較し、該比 砂結果に従ってノード249上の電源増圧のレベルを基 準電圧VrefHの電圧レベルに維持する。

【0201】活性制御信号/ACTがHレベルとなる と、スイッチング素子255aおよび255bがオン状 総比核となり、内部資源絵VCIaおよびVCIbが/ ード249に接続される。この状態において、活性制御 信号ACTはLレベルの非活性状態にあり、活性内部降 圧回路242および244は遺伝他技能とされ 重導雷 圧調整動作は停止される。この状態すなわちスタンパイ 時においては、常時内部構成回路247がノード249 を介して内部管道線245aおよび245b上の内部部 選挙用VCIaおよびVCIbの電圧レベルを一字の基 20 準電圧VrefHの電圧レベルに開墾する。この因72 に示す機能においても、問題に世跡内部等圧弱等2.4.7 が2つの紙件内部等圧回路242ままだ244に共田さ れるため、内部等圧回路の占有面積および消費電力を転 減することができる。またこの図72に示す構成の場 合、ノード249は内部電源線245aおよび245b から分離されており、ノード249の質圧レベルの容能 ははぼりとすることができ、常時内部降圧回路247に おける演費保持はほぼのとせることができる(乳糖素源 ノード1からのし249への電流供給動作はほとんど行 30 ド1と内部電源練5の間を流れる電流量を調整するドラ なわれないため)。ただし比較回路における動作網流は

[0202]なお、図72に示す様成において、スイッ チング素子250aおよび250bの一方のみが設けら れる構成が用いられてもよい。すなわち常時内部等圧回 路247は常時内部雷楽線245aおよび245hの一 方に接続されており、スタンパイ時においてのみ内部電 頒練245aおよび245bがノード249に接続され る構成が利用されてもよい。この変更例1および2の構 成に従えば、常時内部降圧回路を2つの活性内部降圧回 40 路により共有することができ、仮消費電力で低占有面積 の内部降圧回路を実現することができる。なお、アレイ 用内部除圧回路および囲辺用内部除圧回路を共用する場 今、高周波広等等件お上Tf音液広等等件(アレイを整動 作時おける緩やかな変化に対応する特性)を両者実現す る必要がある。この場合には、図59に示す回路構成を 利用することができ、この図59に示す回路構成を利用 する場合には、図71および図72に示す構成を利用す るこにとより、より内部降圧回路の占有面積を低減する

レイ用および周辺用両者を兼用するため、その区別は設 けられたい

【0203】なお、第11の実施例において、半導体記 偏勢調を一側として示しているがこれは、所定の内部/ 下の電圧レベルが比較同路の出力信号により一定の常 圧レベルに保持される構成を備える半導体装置であれば すべて本発明を適用することができる。

[実施例12] 図73は、この発明の第12の実施例で ある李導体装置の要部の構成を示す図である。図73に 10 おいて、3つの内部電圧発生同時が設けられる。第1の 内部億圧発生回路は、内部管理線 5 Fの内部管理管圧 V CIと第1の基準電圧Vref1とを分散する、終動機 解釋で構成される比較器3aと、外部電源電圧が供給さ れるノード(以下、電圧源ノードと称す)1と内部電視 線5の間に接続され、比較弱3gの出力信号に従ってそ のコンダクタンスが変化し、電圧派ノード!と内部電源 線5の間に流れる電流量を顕称する可変コンダクタンス 妻子としてのドライブ妻子2 a で構成される。第2の内 部電圧発生同路は、動作タイミング信号ENに応答して 活性化され、活性化跡に内部電源線5 トの内部電道電圧 VCIと基準電圧Vェッチェとを分かせる分割扱3ト と 常円回ノード1と内部電源被5の部に均線されて 比較線3bの出力偏号に従って電圧組ノード1と内部管

源線5の間を流れる環境量を調整するドライブ索子2b 【0204】第3の内部管圧発生回路は、第1の基準管

FVref1よりも高い第2の基準管圧Vref2と内 部電源線5上の内部電源電圧VCIとを比較する比較器 3 c と、この比較器 3 c の出力信号に従って電圧源ノー イブ電子2cで構成される。ドライブ素子2a~2cが 接続する雪圧遊ノード1は、単に外部管原管圧が伝達さ れるノードであればよく、共通のノードである必要はな く、別々のノードであってもよい。ドライブ素子2 aの 電流供給力および比較器3aの解動力(応答速度)は比 較的小さくされる。比較限3 a は、常時動作するため、 その消費電流を低減するためである。比較総3 bは、負 荷四路 7 が動作する期間を設定する動作タイミング信号 ENに応答してトランジスタ2300が導通して電流経 路が形成され、これにより沃性化される。この比較限3 bは、負荷回路7の動作による内部電源線5上の電源電 圧容器を補償するため、その広答後度は分割的大きくさ カ. またドライブ来子2トの電池供給力も1分割的ナカく される。ドライプ素子2cの電流駆動力および比較回路 3 cの応答速度は、消費電流を低減するため、ともに小 さくされる。次にこの図73に示す内部電弧電圧発生回 路の動作をその動作技形図である図7.4を参照して説明

【O 2 O 5】動作タイミング信号ENが非活性状態のロ ことができる。この場合には、活作内部降汗回路が、ア 50 ーレベルのとき、比較回路3 bは非活性が他にあり(管

127 流源トランジスタ2300オフ)、ドライブ素子2bは ほぼオフ状態を維持している。この動作タイミング信号 ENの非活性化時においては、負荷回路7は動作せず、 半導体効果がスタンパイ状態にある。この状態において は、比較同路3 a および3 c が動作し、ドライブ素子2 a および2 c を介して内部電源線5 に対する充電動作が 行なわれる。基準領圧Vref2の電圧レベルは基準電 圧Vref1のそれよりも高い。 したがってこの状態に おいては、内部電源線5上の内部電源電圧VCIは第2 雷海線5上の充計部庁、この内部常面線5に付除する容 生容器 (図示せず) に過剰需要として蓄積される。 動作 タイミング信号ENが論理ハイレベルの活性状態とされ ると、比較回路3bが活性状態とされ、比較動作を行な う。負荷回路7の動作前においては、内部電源線5上の 微楽信圧VC1は、第2の結準信圧Vref2の電圧レ べルにされる。次いで、食物四路7が動作し、内部業額 終5.上の僧圧(智術)を消費し、この内部質薬練5上の 物源管圧VC1の管圧レベルが低下する。このとき、内 部電災線5の寄生容量に蓄積された過剰電荷から負荷回 20 路7へ電流が供給されるため、内部電源線5上の電源電 EVCIは、第2の基準線EVref2の線圧レベルか ら低下する。したがって、この内部電源線5上の電源電 FVCIが第1の結準衛圧Vref1以下に低下するの を抑制することができる。比較同路3 bは、この内部部 **須繰5 トの資源電圧VCIの低下に応答して高速で追随** 1.7 ドライブ電子2トを介してこの内部電車線5トの 資源電圧VC 1を第1の基準電圧Vref1の電圧レベ ルに復得させる。比較回路3 c は、単にスタンパイ時に おいてこの内部緊張線5上に通到電荷を蓄積するために 30 用いられるだけであり、この負荷回路7の動作時におけ

比較回路3bに対してのみ要求されるだけである。 [0206] 比較回路3aおよび3cは、常時動作して いる。比較回路3cおよびドライブ素子2cは、比較四 路3aおよびドライプ素子2aにより充電された内部電 道線5上の僧圧をさらに上昇させるだけである。したが って、第1の基準製圧Vref1までの充置は2つの批 数回路3aおよび3c(およびドライブ素子2aおよび 2 c) により実行され、第2の基準電圧Vref2まで 40 の充電が比較回路3 cおよびドライブ素子2 cにより実 行されるため、これらの構成要素の電流駆動力は十分小 さくすることができる。しかしながら、この比較回路3 a およびドライブ素子2 a は省略されてもよい。構成要 素の数が低減されるため、回路の占有面積が低減され、 また消費間流を伝滅することができる(ドライブ素子2 aがほぼオフ状態される状態においても、比較同数3a においては動作循注が常時流れており、この動作循注を 削減することができるためである)。以上のように、こ

る高速追離性は何ら要求されない。高速追離性は、単に

128 電源線の電圧レベルをより高い電圧レベルに充電し、内 部階議線に退到密荷を割積するように構成したために、 負荷回路動作時において、この内部電源線上の電圧レベ ルが新定値レベル以下に低下するのを抑制することがで き、安定に内部電流電圧を供給することができる。

【0207】 [実施例13] 図75は、この発明の第1 3の実施例である半導体装置の要節の構成を示す器であ る。この関75に示す構成においては、内部電源線5の 電圧VCIを第2の基準電圧Vref2のレベルへ充電 するための比較器2301が、活性化信号EDaに応答 して導通する活性化トランジスタ2302により活性状 誰とされる。他の構成は、関73に示す構成と同じであ り、対応する部分には同一の参照番号を付し、その詳細

説明は省略する。活性化信号EQaは、動作タイミング

個号ENの非活性化時に所定期間活性状態(限示の例で

は論理ハイレベル)とされる。内部電源線5上の電圧レ ベルを第2の基準個圧Vref2の個圧レベルにまで上 舞させるための比較器2301の動作期間(活性化期 間) を伝滅することにより、禁治消費の伝滅を図る。次 に、この同75に示す様式の動作をその動作技形図であ る例76を参照して際調する。動作タイミンが信号RN の非活性化時、活性化トランジスタ2300が非導環状 盤であり、比較限3 bは非活性状態とされる。この動作 タイミング信号ENの非活性期間の所定の期間、活性化 便毎ECaが活件状体の論理ハイレベルとされる。活性 化トランジスタ2302が導通し、比較器2301にお いて動作電視が強れる経路が形成され、比較弱2301 が動作し、内部電源線5上の電圧VCIを第2の基準電 圧Vref2のレベルまで上昇させる。この内部電源線 5 の充電電圧は、先の実施例12と同様、内部電源線5 に付除する衛生容量に充留される。この活性化信号EO a が非話性状態の論理ローレベルとされると、比較器2 301が非派件状態とされ、ドライブ素子2cを介して

【0208】次いで、動作タイミング信号ENが活性状 態とされ、活性化トランジスタ2300により、比較器 3 bが胚性状態とされ、内部電影線5上の電圧レベルの 調整動作を実行する。この動作タイミング信号 B N に従 って色荷阿路7が所定のタイミングで動作し、内部電源 接5上の常FVC [を消費する。このとき、負荷回路7 は、内部電影線5に付送する図示しない寄生容量に充電 された通剰電荷から電流を供給されるため、負荷回路7 の動れ時に大きな雷波が指巻される場合においても、こ の内部電影線5上の電圧VCIが大幅に低下するのを防 止することができる。すなわち、内部電源練5上の電圧 レベルの低下時においてその低下速度が内部電流線5% 格納された過剰関荷により部和され、その緩和された質 圧低下に比較器3 bが追随して、ドライブ来子2 bを介 して間接を借給するためである。比較限3bにおける消 の第12の宇洛州に守えば、角帯四路の動作論に、内郷 50 着雪波を低減するために、その店等実際がそれほど早く

の内部電源線5の充電動作が停止される。

ない場合においても、送前電荷により、この内部設施線 5上の信圧変化速度を低下させることにより、比較数3 bによりこの内部電源線5上の電圧変化に追随して内部 電源電圧VCIを安定に供給することができる。 動作タ イミング信号FNは、半導体記憶装置において、きとま ぱチップイネーブル信号または内部ロウアドレスストロ ープ信号RASであってもよい。活性制御信号EOa は、この動作タイミング信号ENの非活性化に応答して 所定期間活性状態とされる。

【0209】 [変更例] 図77は、この発明の第13の 10 次俗例の変更例を示す図である。 図77に示す動作診断 図は、図75の同路の動作を示す。この図77に示す動 作波形図においては、半導体装置は、半等体配位装置で ある場合が示される。回77において、動作タイミング 信号ENとして、ロウアドレスストローブ信号RASが 用いられる。ロウアドレスストローブ信号RASが非済 件状態の論理ローレベルのときには、この半導体装置は スタンパイ状態にあり、内部回路は動作をしていない。 この状態においては、関75に果す社参数3aのみが新 作1. 内部間道線5 Fの間層質所VC 1を第1の基準値 20 圧Vref1の間圧レベルに維持している。ロウアドレ スストロープ信号RASが活性状態とされると、この単 **導体賠償が動作状態とされる。これにより、比較難3 h** が活性状態とされ、内部回路(負荷回路および他の図示 しない回路) が動作1。 内部管道線5 Fの管道管圧VC 「の留圧レベルが変動する。しかしたがらこの場合にお いては、内部団体による電池接着は少なく、その電波を 化も小さいため、比較弱3 bの応答の遅れがあっても、 十分その常派雷圧 V C 1 の変化に追随してもとの電影電 圧レベルへ復帰させることができる。

【0210】 この内部ロウアドレスストロープ信号RA S の活性化に応答して所定期関動作制御信号E Q a が活 性状態とされる。これにより比較器2301が活性状態 とされ、ドライブ素子2cを介して内部電源線5上の電 源電圧VCIが第2の基準電圧Vref2レベルにまで 充電される。この動作タイミング信号EOaの活性期間 が経過した後、位荷田路駆動信号が活作状態とされる。 この負荷回路部動信号により負荷回路7が操作し、大雷 治を消費する。この負荷同路駆動信号としては、半導体 記憶装置におけるセンスアンプ科動信号がたとえば相当 40 する。この場合、負荷回路7はセンスアンプであり、ビ ット級の充放電を行なう。この場合には、内部電源線5 Fに大きな電流変化が生じる。しかしながら、既に比較 得2301により、内部電源線5上の電圧レベルが第2 の基準電圧Vref2の電圧レベルにまで上昇している ため、この電流変化を等価的に小さな電流変化とするこ とができ、低速応答性の比較器3 bを用いても十分にこ の変化に追随して内部環境線5 Fの電流管圧VCIの電 圧レベルを所定電圧レベルに複雑させることができる。

し、大震論変化が生じる可能性がある場合においてのみ 予め活性状態とされればよい。通常、半導体記憶装置に おいては、このような大電池消費が行なわれる状態は、 たとえばセンスアンプ動作時のように予め予測すること ができ、動作タイミング信号ENに従って、所定期間必 要なときのみこの動作制御信号EOaを活性状態とする ことができる。

【0211】なお、関77において、この動作制御信号 EQaは、敵線で示すように、動作制御信号EQaが負 荷回路駆動信号の活性状態においても活性状態とされる タイミング関係が用いられてもよい。以上のように、こ の登録の第13の実施機の構成に従えば、動作なイミン グ信号に従って、所定期間のみ内部電源線5上の第2の 基準電圧Vref2の電圧レベルにまで充電する比較器 を指性状態としているため、第12の実施例の効果に加 えて、さらに低消費冒険化を実現することができる。

「事施網14] 図78は、この登録の第14の実施例で ある半導体装置の要部の構成を示す図である。図78に おいて、この辛導体装置は、基準電圧発生回路2310 からの基準電圧Vrefと内部電源線5上の電源電圧V C1とを比較する比較器2330aと、比較器2330 aの出力信号に従って管圧派ノード1と内部緊流線5の 間を流れる電流量を開発するドライブ索子2320 a と、基準電圧発生回路2310からの基準電圧Vref と内部需要的5 FのVCIとを比較する比較性2330 bと、比較数2330bの出力保暴に従って管圧調ノー ドーから内部雷海線5へ接れる団治療を開酵するドライ プ素子2320bを含む。比較弱2330aは、半導体 装置(負荷回路7)の活性化時に活性状態とされる動作 30 タイミング保号ENaに応答して導通する活性化トラン ジスタ2305aにより、動作製液が供給されて作動状 撃とされる。比較器2330bは、特定の動作モードを 除く通常動作モード時における負荷回路7の活性時(す なわち動作時) においてのみ活性状態とされる動作制御 信号ENbに応答して構造する活性制御トランジスタ3 05 bにより、動作電流が供給されて作動状態とされ

z. [0212] 基準電圧発生回路2310は、一例とし て、電圧器ノードに結合されて一定の基準電流を供給す る定電液異2312と、定電流原2312と接地ノード (他方端圧鼻ノード) の間に直列に接続される抵抗素子 2313aおよび2313bを含む。基準電圧Vref は、抵抗素子2313aおよび2313bの抵抗値と定 電流源2312が与える定型流により決定される。次に この図78に示す内部掌道電圧発生同路の動作について 楚用する。以下の説明において、この辛遂仏装幣は、半 算体配信装置であると仮定する。半導体装置に対する外 部アクセスが行なわれる場合には、内部回路(負荷回路 7) は高速動作が要求される(高速アクセスを実現する 活性制御信号EQaは、したがって、負責回路7が動作 50 ため)。この場合、負荷回路7の動作タイミングに併せ て、活性制御信号EOaおよびEObがともに活性状態 とされ、比較親2330aおよび2330bがとちに作 動状態とされる。2つの比較脳2330aおよび233 0 bの制御のもとに、ドライプ素子2320 aおよび2 320 hにより、内部部派験5 hに雷波が存続され、台 荷回路7 (内部回路) の動作時における電源電圧VCI の変動を抑制する。 2 つのドライブ素子 2 3 2 0 a およ び2320 bにより内部電源線5へ電流が供給されるた め、負荷回路7の動作時において内部電源線5の電圧が 無激に変動しても、十分その変化に適防して高速でこの 10 内部電腦電圧VCIの低下を新聞し、所定の基準電圧V rafの電圧レベルに常道電圧VCIを御録させること ができる。

[0213] リフレッシュサイクルまたはデータ保持モ ードなどの特定の動作時においては、活性制御保号 EN b は常時非法性状態とされ、比較器2330bの比較額 作が禁止される。活性制物信号 FN a のみが負荷回路7 の動作タイミングに併せて活性状態とされる。この場合 においては、内部信用等5は、1つのドライブ変子23 20aを介してのみ電流が供給される。このため、内部 20 電道練5上の電圧VCIの電圧レベルへの復帰は、通常 動作サイクル時におけるよりも遅れる。しかしながら、 リフレッシュサイクルおよびデータ保持モードなどにお いては、外部アクセスは何ら行なわれず、高速アクセス は異常されない、1.たがって、負債回路7の動作団始々 イミングは、この内部電道線5 Fの登測電圧VC I が安 定化した後に行なわれるように構成されても、何ら外部 においては問題は生じない。リフレッシュサイクルおよ びデータ保持モードなどにおいて1つの比較器のみを駆 動することにより、演響関流を伝覚することが可能とな 30 の制能信号を発生する。このリフレッシュ制御回路23 る。 関79は、関78に示す活性制御信号ENaおよび RNトを発生するための四路構成の一部を振識的に示す 図である。図79において、制御個号発生系は、外部か ら与えられるロウアドレスストローブ個号extRAS を受けて内部ロウアドレスストローブ信号を出力するR A S パッファ 2 3 4 0 と、内部ロウアドレスストロープ 信号extRAS、外部コラムアドレスストローブ信号 ext CASおよび外部ライトイネーブル側号extW Rを受けて、特定の動作モードであるリフレッシュモー ドおよびスリープモード (データ保持モード) が勘定さ 40 ブ信号 intRASの話性時における論理レベルおよび れたか否かを検出する動作モード検出器2342と、動 作モード検出器2342の出力信号とRASパッファ2 340の出力信号に従って内部ロウアドレスストレージ 信号!ntRASを出力するゲート回路2344と、動 作モード検出器2342からの出力信号に従って、デー タのリフレッシュに必要な動作を所定のタイミングで事 行するリフレッシュ制御回路2346と、ゲート回路2 344の出力する内部ロウアドレスストローブ信号 in FRASとリフレッシュ製剤回路2346が出力する折

に関連する回路:ロウアドレスデコーダ、およびセンス アンプ、およびブリチャージ/イコライズ回路等) を活 性化するための内部活性化信号ENa(#RAS)を出 力する内部活性化回路2348を含む。

【D 2 1 4】動作モード給出班23 4 2は、たとまば外 部ロウアドレスストローブ信号extRASの活性化 (立下がり) よりも先に外部コラムアドレスストローブ 信号extCASおよび外部ライトイネーブル信号ex t W Eが活性状態 (ローレベル) とされたときに、リフ レッシュサイクルが指定されたことを検出する。この動 作モード検出器2342は、また加えて、特定のアドレ スキーを用いて禁室の動作モードが指定されたか否かを 検出する構成とされてもよい。この動作モード検出器2 342が検出する動作モードは外部アクセスが行なわれ ないリフレッシュサイクルまたはデータ保持のみを行な うデータ保持モードである。ゲート回路2344は、助 作モード検用限2342が特定の動作モードが指定され たことを検出したときには、RASパッファ2340の 出力部型の伝達を禁止する。それ以外の選挙動作を一ド 時においては、このゲート回路2344は、RASパッ ファ2340の出力信号を伝達する。ゲート回路234 4として、RASパッファ2340および動作モード検 出版2342の出力する信号が活性状態となるときの動 理レベルおよび内部ロウアドレスストローブ信号:nt RASの妖体時の触担レベルに併せて、2入力のゲート 同数を用いて実現せることができる。

「0215] リフレッシュ動物回路2346は、動作手 ード検出器2342により特定の動作モードが指定され たとき、所定のタイミングでリフレッシュを行なうため 46は、内部ロウアドレスストローブ併号 intRAS に対応するロウ系国際活件化信息を所定のタイミングで 出力する。セルフリフレッシュサイクル時およびデータ 保持モード時においては、所定の時間間隔で、この内部 ロウ系回路活性化信号が活性状態とされる。内部活性化 回路2348は、ゲート回路2344およびリフレッシ →制御回路2346からの信号の一方が新竹状態とされ たときに、その研修制を開催等ENaを活作が稼とする。 内部状件作同路2348も、内部ロウアドレスストロー リプレッシュ制御回路2346から出力されるロウ系回 路制御信号の活性化時における胎理レベルに併せて2入 カゲート回路で構成することができる。このゲート回路 2344から出力される内部アドレスストローブ信号: ntRASが新作制製信号ENbとして用いられる。内 部紙整作同路2348からの内部活件化制御供号#RA Sが採件作制物供料ENaとして用いられる。これによ り、通常動作モード時においては、ゲート回路2344 からの内部ロウアドレスストローブ保号intRASに 性化性号とに応答して、内部のロウ系回路(行選択動作 50 受って活性制御信号ENaおよびENbがともに活性状

器とされ、図78に示す技術器2330 a わよび233 0 b が件線状態とされる。 リフレッシュサイクルをよび デーク技術を一作ないないは、電影線線図5 F N a が リフレッシュ制御回路23 4 6 からの内部のつ流解結び 性化解剖側9 に吹って近性状態とされる、運動線解理9 E N b は、ゲート回路234 4 により、3 7倍性残骸に戻 定される。 したがつて、ての場合とおいては、比較器2 330 a のみで機能をとされる。

3.03 を10 を10 では、10 では、

に上が空る。
「議場別15] 図5 0は、この発明の第15の議場別である内部開発を開発した。
ある内部開発電子を出版の機能を収録が、示す回である。 、図5 0にデオを加またいては、選用・ドドトリード 10 回転機会の機に、結準電圧外生産国路2310からの基準電圧が、12 2 デートに受けるロボーネルが03トランスクを開催とイブ第子2350は、そのしまい価値と近りである。この機能ドライブ第子2350は、そのしまい価値と
EMOVを大台域的とい変からその

28. 【0217】この内部電源電圧発生回路は、さらに、通 常動作モード時において、内部回路の動作タイミングに 併せて活性状態とされる制御信号ENbに応答して導通 する活性制御トランジスタ2305bにより作動状態と される比較構2330 bと、比較構2330 bの出力機 号に従って常圧派ノード1から内部常楽線5へ管理を供 給するドライブ素子2320bを含む。基準電圧発生回 路2310は、図78に示す構成と同様、定電流源23 1 2 および好拍妻子2313aおよび2313bを含 む。この図80に示す内部電圧発生回路の構成において は、常時電流ドライブ素子2350が導通し、そのゲー ト電板に与えられる基準電圧Vrefに従って電圧派ノ ード1から内部電源線5へ電流が供給される。この電流 ドライブ素子2350のしまい信仰圧はほぼ0Vであ り、内部電源線5トの需要製圧VCIは、比較機233 D hの非活性化験ほぼ基準製圧 V r a f の業圧レベルに 固定される。通常動作時においては、内部経路(図80 には示さず) の動作タイミングに併せて、活性制御信号 134

に対し、高さな関して内部電影電圧VCIと析定の電圧 り re 1 (~ 4 (たいま態することができる。外部アウセス が打なわれない場合とは、単・電影ドライブ素子235 ののか内容電源線と上で電影を供給しており、消費電 扱が軽減される。 【0218】[変更別 器81は、この見明の第150 電影響であるが確認変質に発売しまって表現の第150

ある。この図81に示す機成においては、抵抗電圧発生 阿路2310は、定価連派2312と抵抗素子2313 aの間に配置される、ダイオード接続されたnチャネル MOSトランジスタ2314を備える。MOSトランジ スタ2314のチャネル抵抗は、抵抗素子2313aお よび2313bの抵抗値よりも十分小さく、変た大きな 調達部動力を有しており、定像液液2312から与えら れる間接をすべて板積素子2313aおよび2313b へ供給する。この場合、MOSトランジスタ2314は ダイオードモードで動作し、そのゲートおよびドレイン とソースの質にしまい値電圧Vthの電圧等下をもたら す。すなわちこの基準電圧発生回路2310は、2つの 基準電圧VREPおよびVrefを発生する。基準電圧 VREF=Vref+Vthである。常圧線ノード1と 内部雪波線5の間に接続されるnチャネルMOSトラン ジスタで構成される電流ドライブ素子2352は、その ゲートに基準電圧VREFを受ける。比較器2330 b、ドライプ素子2320bは、図80で示す構成と同 じであり、基準電圧Vrefを受ける。電流ドライブ素 子2352が、基準電圧発生回路2310に含まれるト ランジスタ2314と同じしきい情報圧Vtbを有する 場合、この報道ドライブ素子2352は、ソースホロワ で動作し、内部電源線5上の電源電圧VCIを基準電圧 VREFの電圧レベルに維持する。内部電源線5上の電 の 運賃仟VCIの銀仟レベルが仟下したとき 電流ドライ

ドライブ第子2350のしない福祉試証ははびりであ 20ゲートーゲース原施圧が全てなり、この意味ドラ り、内部領域制との影響観撃をくじは、、地路整233 もりのが活性が伸ばば整準度ドッキ「の電圧しべいない にはたる、発酵が取りないでは、内部の様(第50 総は方えずりの前かタイミンがた時で、記を物解的 18年 (日本の主要などりこの意味がよいでは、内部の は出来がより、の前かタイミンがた時で、記を物解的 18年 (日本の主要などりこの意味がよいなどの意味がよいなど)、日本の主要などりこの意味がよいなどの意味がよいなど、日本の主要などりこの意味がよいなどの意味がよいます。 18年 (日本の主要などりこの意味がよいなど)、日本の主要などのこの意味がよいます。 18年 (日本の主要などりこの意味がよります。)

プ素子2352はそのゲートーソース間電圧が大きくな

り、この電流ドライブ素子2352を介して流れるドレ

イン電流が増加する。内部電源線5上の電流電圧VCI

の間圧レベルが上昇したとき、間流ドライブ素子235

内部電源線5上の電源電圧VCIを基準電圧VREF-Vthの電圧レベルにクランプする機能を備える。

【0219】 この図81に示す構成においては、基準電 圧発生四路2310において、しきい値電圧V t hのシ フトを実現するMOSトランジスタ2314が用いられ ている。したがって電流ドライブ素子2352として、 しきい値程圧が0Vまたはそれに近い低しきい値間圧の nチャネルMOSトランジスタを用いる必要がなく、し さい信仰圧服務のための会分の製造工程は何ら必要とさ れず、製造工程が簡略化される。基準電圧発生回路23 10 10は、電圧調ノード1xから電流を供給される。この 場合、電圧派ノード1×に与えられる電源電圧と基準電 EVrefの差が小さい場合、定電漆票2312に雷流 が流れず、またMOSトランジスタ14がオン状態とな らない場合が生じることが考えられる。したがって、こ の基準管圧発生回路2310を確実に動作させるため、 常圧凝ノード1×へは、電圧蒸ノード1へ与えられる電 圧レベルよりも高い昇圧電圧を与える。半導体装置が率 導体配信装置である場合には、内部にワード線駆動のた めの昇圧復圧を発生する回路が設けられており、この昇 20 圧爾圧を電圧順ノードIxへ与える構成を利用すること

ができる。 「2020」外部アクセスが行なわれない場合には、n チャネルMのSトランジスので構定される電流ドライブ 裏子のみを用いて内部電影電圧を発生し、外部アクセス が行なわれる場合には、比較器およびドライブ第下会の いて内部電影電圧レジルの開発を行なっているため、高 通知を担保されるとそのみと関係表情を表情であると けであり、消費電影を拒続するととができるとともに、 高速アクセスを実現するととができるとともに、

- 【0221】この動作モード指定信号φMDは、2値間 号であり、この学導体装置の動作モードに応じて論理ハ イレベルまたは端壁ローレベルに設定される。この動作 モードトしては、EFの動作モードがある。
- (1) リフレッシュ動作時において、選択決策とされるワード線の数を、通常動作時における選択ワード線の数を、通常動作時における選択ワード線のあたりも傾向させる。

136
(2) テストモード時において、マージン試験などおよび多ピットデータのテストを行なうために、選択ワード線の敷を通常動作時における選択ワード線の敷よりも関加させる。

(3) テスト動作時において、多ピットのデータを同時に食不食を検定するために、遊択されるコラム選択服 (ピット報知を選択するためのコラム選択信号を伝達するコラムデコーダの出力信号線)の数を、通常動作時におけるチオよりも瞬向よせる。

と15の前件モードに称いては、連集動所制におけると 均の、内部運動をは、地域を16点を対し、環境程といては 内部運動 の情界する電影が開出し、環境程といては 変勢が大くなる。この大きな情景を指すされる に、動作モード節定間中もMDをモーレベルに変じ、 いでは、内部運動をはドライブ条子2320cは以下 では、2320cを力でが振行2320cは以下 電路線5上の電車電影とは「ロボニレールを発性する。 では、力能を開発していて、対象においては 電路線5上の電車電影としている。 では、力能を表現している。 では、力能を表現を表現している。 では、力能を表現している。 では、力能を表現している。 では、力能を表現る。 では、力能を表現る。 では、 では、 では、

電車機の1.00億円 でしていることである。 こつのドライブ第子2320 くおよび2320 くめ。 に動作するため、電圧弾ノード1から内部電源線5へ大 きな環路を開始することができ、内部電源電圧VCIの 低下を真直で経済するととができる。 「02221まを製作干ード除に便号のMDが帯かする

動作モードとしては、さらに半導体装置が、動作時に指 者する音楽のマージンを始写するために、 内部管道線 5 へ供給することの可能な電流量を減少させる動作電流マ ージンテストがある。この場合には、動作モード指定信 号eMDは論理ハイレベルに設定され、ドライブ素子2 360は非導導状態とされる。この場合には、通常動作 30 時においては、2つのドライブ素子2320cおよび2 320 dにより内部電源線5上の電圧調整が行なわれ、 テストモード時においては、ドライブ表子2320cに よってのみ内部電源線5への電流供給が行なわれる。内 部回路(負荷回路)の消費電流量に応じてその内部電源 常圧の雷波供給能力を切換えることにより、動作モード に広じて安定に必要とされる報准を供給して内部製造線 5上の電源電圧VCIを安定化させることができる。ま た半導体装置ごとに、リフレッシュサイクルにおいて選 択されるワード線の数が異なる構成が用いられることが ある(リプレッシュサイクルを装置用途に応じて切換え る)。この場合においても、そのリフレッシュサイクル に応じて動作モード指定信号 o M Dを論理ハイレベルを たは論理ローレベルに設定することにより、必要とされ る雷波県統領力を内部電影響圧発生四路へ与えることが

でき、安定に内部電影照形VCIを発生することができる。 【0223】関83は、集作モード指定信号。MDを発生するための回路構成を示す変である。図83(A)に 扱いては、操作モード散定信号発生回路は、外部から身 50たれる影響信号をデーードするデーツダ2362で構

成される。デコーダ2362を用いることにより、複数 種類の動作モードに対応して必要な電流供給能力を内部 電源電圧発生回路へ与えることができる。またデコーダ 2362を用いることにより、この内部電報電圧発生図 路の電流供給能力の増加および減少いずれをも実現する ことができる。図83 (B) に示す動作モード指定信号 発生回路は、信号線2363と電圧器ノード1との間に 接続される高抵抗の抵抗素子2365を含む。健長線2 3.6.3はパッド2.3.6.4に接続される。このパッド2.3 64年、選択的にフレーム2367へポンディングワイ 10 ヤ2366を介して接続される。フレーム2367へ は、外部から接地電圧Vssが与えられる。パッド23 64とフレーム2367とがポンディングワイヤ236 8により接続されたとき、供写線2363からの動作モ ード指定併号のMDは接触電圧Vssレベルの範囲ロー レベルとされる。抵抗妻子2365は事経済であり、そ の消費電流は毎期することのできる値である。パッドク 364とフレーム2367の間にポンディングワイヤ2 366が接続されない場合には、信号線2363は抵抗 終子2365により内部電源信圧レベルの論理ハイレベ 2D

ルとされる。 【0224】ボンディングワイヤ2366の右部により 動作モード指定信号 e M Dを発生する構成とすることに より、この半導体装置が用いられる用途に応じて内部電 設督圧発生回路の供給する電流供給能力を適切にプログ **ラムすることができる。図84は図82に示す動作モー** ド指定信号を発生するためのさらに他の構成を示す間で ある。図84(a)に示す構成においては、電圧派ノー ド1と出力ノード2372の間に溶新可能なリンク素子 給ノードとの間に高抵抗の抵抗素子2371が設けられ る。出力ノード2372から動作モード指定信号のMD が出力される。リンク素子2370の標道時において は、出力ノード2372の常圧レベルは電圧第1へ与え られる電圧レベルである。リンク妻子2370を次新す ると、この出力ノード2372の電圧レベルは抵抗素子 2371により接地電圧Vssレベルに設定される。図 84 (B) に示す構成においては、信号線2374と電 正漢ノード1または接地電圧Vss供給ノードの間に、 選択的に配線2373aおよび2373bの一方が配置 40 生するための構成の一例を示す姿である。図86(A) される。この配練2373aまたは配線2373bを調 択的に接続することにより、動作モード指定候号 o M D を所包の倫理レベルに設定することができる。 【0225】以上のように、この発用の第16の事務等 の構成に従えば、動作モードに従って内部電源電圧発生 四路の間道供給修力を切換えるように構成したため、 動 作モードによる内部回路(負荷回路)の活動する製造器 に併せて内部電源電圧発生回路の電流機能能力を調整す ることができ、安定に内部電源電圧VCIを生成するこ

138 要以上の電流供給に伴う内部電響電圧VCIのリンギン グの発生および小さな電流供給力による内部電源電圧V CIの変動に対する非論論性をなくし、安定に内部部拠 電圧VCIを供給することができる。 「実施例17] 図85は、この発用の第17の家格例で

ある内部雷波電圧発生同路の様式を示す例である。 例 8 5において、内部電源電圧発生回路は、内部電源線5上 の電圧VCIと基準電圧Vrefとを比較する比較器2 330、比較器2330の出力信号に従ってそのコンダ クタンスが変化し、応じて常流供給量が変化するドライ プ素子2320と、ドライプ素子2320と電圧測ノー ド1との間に接続され、そのゲートに動作モード指定供 母oMAを受けるドライブ案子2360を含む。このド ライプ素子2360はpチャネルMOSトランジスタで 構成され、そのゲートへ与えられる動作モード指定信号 ★MAは、銀圧増ノード1へ与えられる電圧と総約電圧 Vssの間での中間型位レベルを有する。ドライブ素子 2360は、この中間環位レベルの動作モード推定信号 **るMAに従って、そのチャネル板抗が変化する。動作モ** 一ドに応じてこのドライブ案子2360のコンダクタン スが変更され、動作モードに応じた電流供給力を内部電 資電圧発生同路へ与えることができ、 合格可能7の指令

へ与えスアンができる。 【0226】この動作モード指定信号のMAが指定する。 動作モードは、先の実施例16における動作モードと同 様である。動作モード指定保号 e M A の世圧レベルが高 くなれば、ドライブ教子2360のコンダクタンスが小 さくされ、そこを流れる電流量が制限され、内部電源電 2370が扱けられ、出力ノード2372と接地電圧與 30 圧発生回路の電源供給力が小さくされる。一方、動作モ

管治に広じた長速な管治伝統力を内部管道管圧発生回答

ード指定信号 o M A の電圧レベルが低くされた場合に は、ドライプ素子2360のコンダクタンスが大きくな り、このドライブ雲子2320へ供給される保液量が増 加し、広じて内部製造業圧発生回路の賃売供給力が大き くされる。ドライブ素子2320は、この可変コンダク タンス楽子としてのドライブ走子2360を雷浩順とし て、比較器2330の出力信号に従って内部電源線5へ 電流を供給し、内部電流電圧VClの姿勢を調整する。 図86は、図85に示す動作モード指定信号 6MAを発 においては、動作モード物学信号発生同路は、電圧巡ノ 一ド1と供写線2380の間に接続される一定電流を供 動するための定置推測2382と、定能推測2382と 接地端圧Vss供給ノードとの間で直列に接続される抵 抗素子2382a~2382dと、抵抗素子2382b ~2382d各々と並列に接続される溶断可能なリンク 素子2383a~2383cを含む。類抗素子2382 a~2382dの数は任意であり、また同様にリンク素 千2383a~2383cの数も任意である。リンク素 とができる。すなわち、大きな電流鉄路能力による、必 50 子2383a~2383cのすべてが導通状態のときに

は、信号線2380上の動作モード指定信号 ø M A の電 Fレベルは定電流測2382が供給する電流と抵抗素子 2382aが有する板材値とにより決定される電圧レベ ルとされる。リンク素子2383a~2383cを選択 的に溶断することにより、信号線2380と接針業圧供 給ノードとの間の抵抗の値が大きくなり、動作モード捆 定信号のMAの電圧レベルが増加する。これにより、動 作モードに応じてリンク素子2383a~2383cを **選択的に溶新する (プログラムする) ことにより、動作** モード抱定信号 φ M A の電圧レベルを所望の中間電位レ 10

ベルに設定することができる。 [0227] 図86 (B) においては、複数ピットのモ ード股定信号を受けてデジタルーアナログ変換する D/ Aコンパータ2385が動作モード指定信号発生回路と して用いられる。モード設定信号のピットの組合せたよ り、この動作モード指定信号 o M A の管圧レベルを設定 することができる。モード設定保着としては、たとえば WCRR条件下において動作モード指定使号電圧レベル 設定動作が指定され、この動作モード指定信号AMAの 設定する電圧レベルが、そのときに与えられるアドレス 20 信号ピットの組合せにより決められる構成が用いられて もよい。また後に説明するような、半導体記憶装置にお いて研修用いられているコマンドレジスタにモード設定 僕号が設定される構成が用いられてもよい。半導体記憶 特質の知能動作時に動作モード者定信号aMAの電圧レ ベルを容易の所望の保圧レベルに設定することができ A、関86(C)に元才動作チード指定信号音牛回路 は、常圧張ノード1に結合され、この電圧振ノード1か 5所定の値の一定の電流を供給する定電流圏2390 と、空間流流2390と接地間圧供給ノードとの間に直 30 列に接続される抵抗素子2392a~2393cと、値 号線2397を介して与えられる選択信号に従ってノー ド23948およびノード2394bの一方の電圧を選 択するセレクタ2395を備える。セレクタ2395 は、信号線2397上の信号電位に従って抵抗業子23 92 a および2393bの間のノード2394a上の電 圧レベルを選択する pチャネルMOSトランジスタ23 95 a と、信号線2397上の架位が倫理ハイレベルの ときに抵抗素子2393bおよび2393cの間のノー ド2394b上の電圧を選択するnチャネルMOSトラ 40 ンジスタ2395bを含む。セレクタ2395から動作 モード指定信号oMAが出力される。

「02281 伊田線2307ほパッド2300 a に接続 され、かつ高抵抗の抵抗素子2398を介して電圧薬ノ ード 1 k接続される。パッド2399aは、接地家圧V s sを供給するフレーム2399ckポンディングワイ ヤ2399dを介して選択的に接続される。ポンディン グワイヤ2399 dが繋げられない場合、信号線239 7 上の雷位は板桁索子2398により電圧嚢ノード1上

OSトランジスタ2395bが導通状態となり、MOS トランジスタ2395aが非導道状態とされる。この状 築においては、ノード2394b上の電圧が選択され、 動作モード指定信号 ø M A として出力される。一方ボン ディングワイヤ23994がパッド2390ヵとフレー ム2399cの間に接続された場合には、信号線239 7上の間圧レベルは接地電圧 V s s レベルとなる。この 状態においては、MOSトランジスタ2395aが導通 状態、MOSトランジスタ2395bが非導済状態とさ れる。したがってこの場合には、動作モード指定信号の MAとして、ノード2394a上の電圧が選択されて出 力される。パッドに対するボンディングワイヤの有様に より 2つの音圧レベルのうちの一方の道圧レベルを有 する動作モード指定但号。MAを生成することができ

【0229】以上のように、この発明の第17の実施例

に従えば、比較弱の出力信号に従って内部間拠線5上の 電素電圧レベルを開整するドライブ素子と直列にそのコ ンダクタンスが必要可能な可愛コンダクタンス楽子を浴 練したため、単連体装置の仲間分別に広じた電流供給物 力を備える半導体装置を実現することができる。またこ のとき、可変コンダクタンス素子1つが用いられるだけ であり内部電池電圧発生回路の規模が低減される。 「実施例18] 図87は、この発明の第18の実施例に 従う内部電源電圧発生回路の構成を提路的に示す反であ る。 図87において、内部環境保圧発生回路は、基準管 圧発手機路2310から基準管圧伝道線2402 Fに伝 適された基準電圧V refと内部電源線5上の電源電圧 VCIを比較する比較器2330と、この比較器233 0の出力信号に従って常圧派ノード1から内部常派線5 へ流れる雷波県を課券するドライブ素子2302と、こ の内部警察線 トの電源管圧V C 1 と基準電圧伝導線 2 4 02上の基準電圧Vrefに従って基準電圧Vrefの 電圧レベルを調整するレベル創意回路2401を含む。 【0230】基準電圧発生回路2310は、電圧楽ノー ド1と接地電圧供給ノードとの間に直列に接続される抵 杭幸子2400aおよび2400bで構成されるように 示される。接続素子2400aに代えて定盤法道が用い られてもよい。レベル御整察2401は、間測線5上の 電影電圧VCIを正入力に受け、基準電圧伝達線240 2上の基準電圧Vrefを負入力に受ける差動増幅器で 構成される比較器2410と、この比較器2410の出 力信号に従って常圧調ノード1から基準常圧伝達線24 02へ環境を供給する電流ドライブ素子2411と、内 部軍道線5上の軍策電圧VCIを正入力に受け、かつ基 準備圧伝達線 Fの基準常圧Vrefを負入力に受ける差 職階編纂で構成される比較器2412と、この比較器2 412の出力信号に従って基準電圧伝達線2402から 接触費圧得給ノードへ需流を抽営する単流ドライブ表子 の徹圧レベルとされ、セレクタ2395においては、M 50 2413とを含む。基準電圧伝達線2402には、安定 化のための容量2405が設けられる。この容量240 5は、基準電圧伝送線2402の寄生容量で構成されて もよい。次に動作について説明する。基準電圧発生回路 2310からは、抵抗素子2400aおよび2400b の有する抵抗値で決定される基準電圧Vrefが出力さ れる。比較服 2 3 3 0 は、内部電源線 5 上の電源電圧 V C1とこの基準常圧伝達締2402トの基準電圧Vre f とを比較する。電源電圧VCIが基準電圧Vrefよ りも低い場合には、比較器2330の出力が電圧レベル が低下し、ドライブ素子2320のコンダクタンスが聞 10 JUTる。レベル調整器2401においても、比較器24 10および2412が比較器2330と同様の無様で比 較動作を行なっており、電流ドライブ素子2411のコ ンダクタンスが大きくなり、一方電流ドライブ素子24 13のコンダクタンスが低下する。これにより、蒸港電 正伝連線2402上に、電流ドライブ案子2411を介 して常圧源ノード1から電流が供給され、この基準電圧 Vrefの電圧レベルが増加し、応じて比較器2330 の出力信号の電圧レベルがさらによく低下し、ドライブ 素子2320のコンダクタンスがより小さくされ、高速 20 で電波管圧VCIの管圧レベルを上昇させる。 【0231】一方、質減雲圧VCIが減速気圧Vref よりも高い場合には、比較器2330の出力信号の電圧 レベルが上昇し、電流ドライブ素子2320のコンダク タンスは低下する。これにより、電圧選ノード1から内 部間演練5への関連供給がほぼ停止される。この状態に おいては、レベル顕常班2401において、比較期24 1.0および2.4.1.2の出力信号の電圧レベルが上昇し、 僧符ドライブ素子2411がほぼ北溝通貨館とされ、常 済ドライブ妻子2413のコンダクタンスが大きくた り、基準電圧伝連線2402(安定化容量2405)の 電圧レベルを低下させる。これにより、比較粉2330 の出力信号の電圧レベルがより高くされ、ドライブ妻子 2320がほぼ完全に非導通状態とされる。レベル調整 別2401による基準電圧Vrefの電圧レベル調整に より、比較器2330により、ドライブ素子2320が 大きな電流量を供給する必要がある場合には、基準電圧 Vrefの電圧レベルが上昇し、比較器2330の出力 の電圧レベルが上昇し、一方ドライブ素子2320が大 きな電流を供給する必要がない場合には、基準電王Vr 切 に説明する)からの選択信号に従って導通し、対応の基 e fの電圧レベルを低下させ、比較際2330の出力供 号をよりその電圧レベルを上昇させる。レベル関略製 2 4 0 1 により、基準電圧V r e f の電圧レベルを調整 し、応じて比較器2330の応答速度が改善され、高速 で、との内部電源線5上の電源電圧VCIが負荷回路7 の動作により姿態する場合においても、安定に一定の電 圧レベルの電流電圧VCIを供給することができる。

[0232] また、この該準報圧Vrefのレベルは、

基準電圧発生回路2310に含まれる抵抗素子2400

び2413のコンダクタンスにより決定される。 拡準電 圧発生回路2310においては、正確な一定留流レベル の基準管流を発生する容量法派を用いる必要がない。し たがって基準額圧発生回路2310の回路構成を開路化 することができる。以上のように、この第180実施例 の構成に従えば、レベル調整器により、内部電影電圧V CIの電圧レベルに応じて基準電圧Vrefの電圧レベ ルを調整し、比較器330の応答速度を等価的に早くし ているため、負荷回路7の動作状況に応じて高速でドラ イブ素子2320の電流供給力を調整することができ、 安定に内部電流電圧VCIを出力することができる。

142

「実施例19] 図88は、この発明の第19の家権例の 内部電影電圧発生回路の構成を概略的に示す図である。 図88において、内部電源電圧発生回路は、複数の互い に毎圧レベルの異なる基準電圧Vrefa、Vref b、Vrcfc、およびVrefdを発生する基準常圧 発生回路2420と、この基準常圧発生回路2420の 出力する基準電圧Vrefa~Vrefdのうちの1つ を選択する信仰を発生する選択信号発生回路2430 と、選択信号発生回路2430からの基準貸圧選択信号 に応答して、基準管圧発生回路2420からの基準管圧 Vrefa~Vrefdの1つを選択して出力する選択 回路2440と、選択回路2440からの基準電圧Vr efと内部電源線5上の内部電流電圧VCIとを比較す る比較料2330と、比較料2330の出力信号に従っ て雲圧流ノード1から内部雪流線5へ雪流を供給するド ライブ素子2320を含む。

[0233] 基準管圧発生回路2420は、管圧用ノー ド1に終合され、一定の電流を供給する定型指導242 30 1と、定電流源2421と接地電圧供給ノードとの間に 直列に接続される抵抗素子24228、2422b、2 4 2 2 c、および2 4 2 2 dを含む。定雲流振2 4 2 1 と抵抗素子24228の間の接続ノード24248、お よび抵抗素子2422a~2422dの各接続ノード2 424b、2424cおよび2424dからそれぞれ基 準電圧Vrefa、Vrefb、VrefcおよびVr e f dが出力される。選択回路2440は、基準常圧V refa~Vrefdそれぞれに対応して設けられ、選 **択信号発生回路2430 (この構成については後に詳細** 準電圧を通過させる遊択ゲート2442a~2442d を含む。図88において、選択ゲート24428~24 42dは、nチャネルMOSトランジスタで構成される ように示される。しかしながら、選択ゲート24428 ~2442dは、CMOSトランスミションゲートであ ってもよい。次に動作について説明する。

[0234] 基準電圧発生回路2420は、定電液振2 421が供給する業流と抵抗素子2422a~2422 dの各種結結とに従ってそれぞれ互いに常圧レベルの皿 aおよび2400bと、製液ドライブ素子2411およ 50 なる基準電圧Vrefa~Vrefdを出力する。選択 同終2440は、この選択信号発生回路2430からの 選択信号に従って1つの基準電圧を選択して出力する。 負荷回路7の高速動作性が要求されない場合、選択信号 発生回路2430は、比較的低い電圧レベルの基準電圧 を選択する信号を発生する。比較器2330およびドラ イプ表子2320により、内部計画線5上の間設置圧V CIが、選択回路2440により選択された基準管圧V refの窓圧レベルに雷波窓圧VCIの窓圧レベルを設 定する。負荷回路7が構成要素としてMOSトランジス タを含む場合、そのMOSトランジスタの動作速度は、 電源電圧VCIにより決定される。MOSトランジスタ の内部ノードの充放電速度は、ゲート電位および電源電 圧を受けるドレインまたはソースの関位により決定され るためである。また、基準銀圧Vrefの実圧レベルが 低い場合、食欲同路7の動作時において雷楽雲圧VCI の保圧レベルが低下しても、この負債回路7の享責動作 は要求されていないため、負荷回路7動作時において電 源管圧VCIが仮に急激に変化した場合においても、比 咬器2330およびドライブ素子2320によるフィー ドバックループによる健康管圧VCIの復元が遅れても 20 何ら問題は生じない。

[0235]一方、急荷四路7が高波動作件を確認され 五場合、選択信号発生開除2430は、比較的電圧して ルの高い基準電圧を選択する信号発生する。この場合、 比較器2330およびドライブ案子2320により、内 部電源線5上の電源電圧VCIは比較的高い電圧レベル に設定される。したがって、負荷回路7が高速で動作す ることができる。支た、食材同路7の動作時において食 粉に営運営圧VC 1が姿動しても、この基準管圧Vre fの常圧レベルが内部管派管圧VCIの必要最小原の管 30 圧レベルよりも高い電圧レベルに設定されていれば、負 荷回路7を高速動作させるために要求される電圧レベル からの電源電圧VCIの低下を抑制することができ(先 の実施例16および17におけるスタンパイ時において 内部型領領FVCIの電圧レベルを新定値とりも高くす る状態に対応する)、安定に必要とされる電源億圧VC I を供給することができ、負荷回路7の高速動作性を保 能することができる。図89は、図88に示す選択信号 発生回路2430の構成の一部を示す図である。図89 において、選択値号発生回路2430は、外部からの信 40 信号電位を受けて反転して選択信号を出力する。 号 Z R A S、 Z C A S、 Z W E およびアドレス信号 A b に従って基準管圧レベルを設定するモードが指定された ことを検出するモード検出回路2432と、このモード 検出回路2432からのモード検出信号に従って内部か らのアドレス信号 A d mお上TFA d n を取込み保持する コマンドレジスタ2434と、コマンドレジスタ243 4の保持するデータをデコードし、選択信号を発生する デコーダ2436を含む。モード検出回路2432はい わゆる「WCBR+アドレスキー」条件に従って基準電

CBR+アドレスキー各件は、ロウアドレスストロープ 個号ZRASの立下がり前に、コラムアドレスストロー プ信号 Z C A S およびライトイネーブル信号 Z W E が立 下がり、かつ特定のアドレス信号ピットAbが予め定め られた値に設定される状態を示す。 コマンドレジスタ2 434としては、通常、半導体記憶装置においては、内 部操作条件を指定するために設けられており、このコマ ンドレジスタを利用することができる。コマンドレジス タ2434は、ラッチ機能を借えており、その与えられ 10 たアドレス個号AdmおよびAdnを取込んで持続的に 保持しかつ出力する。デコーダ2436は、このコマン ドレジスタ2434からの2ピットのアドレス信号Ab mおよびAbnをデコードし、図88に示す4つの基準 電圧Vrefa~Vrefdのうちのいずれかを選択す る信号を出力する。コマンドレジスタ24345、4ビ ットのアドレス信号を受ける構成とされている場合、デ コーダ2436を介することなく直接、選択信号がその ときに与えられるアドレス信号に従って発生される構成 が用いられてもよい。

144

【0236】この図89に示す選択信号発生回路の構成 に従えば、半減化装置の動作条件に広じて基準管圧すな わち内部電影響FVCIの電圧レベルを設定することが できる。したがって、高速アクセスが要求されないリフ レッシュサイクルおよびデータ保持モード時において、 基準電圧のレベルを低くし、高速アクセスが要求される 通常動作時においては、英学館圧Vrefを高い電圧ン ベルに設定することができ、低消費電流特性が要求され る動作モードにおいて、内部緊張管圧VCIの管圧レベ ルを任くすることにより、内部電源線5の充電電流を任 滅することができる。関90は、図88に示す御択信号 発生回路2430の他の構成を示す図である。図90に 示す構成においては、基準電圧Vrefe~Vrefd それぞれに対応してリンク素子2437(2437a~ 2437日) および抵制素子2438(24388~2 438d) およびインバータ2439 (2439 n~2 439d) が設けられる。リンク索子2437および振 抗素子2438は電圧限ノード1と接地ノードの側に直 列に接続される。インパータ2439は、抵抗素子24 38の一方端 (総地ノードに接続されないノード) 上の

[0237] リンク素子2437a~2437dが構造 状態 (非切断状態) の場合、インパータ2439 a~2 439 dの出力保号はすべて論理ローレベルである。リ ンク素子24378~24374のいずれかを切断する と、対応のインパータ2439a~2439dの出力値 号が論理ハイレベルとなり、対応の基準電圧Vrefa Vrefdが選択される。たとえば、リンク素子24 37 aが切断されると、インパータ2439 aの入力値 号は、抵抗素子2438aにより論理ローレベルとな 圧レベル設定モードが指定されたか否かを検出する。W 50 り、インパータ2439aの出力信号も論理ハイレベル

となる。それにより、基準衛圧Vrefaが伝達され る。なお、図90に示す構成においては、リンク素子を 切断することにより、対応の故障保圧を選択するように 構成されている。しかしながら、リンク電子導道時にお いて対応の基準費圧を選択する個号が発生されるように 構成されてもよい。このリンク素子の溶新/非溶新のプ ログラムにより基準電圧レベルを設定する構成の場合、 半週休枝骨の用途すなわち高速動作が呼吸される半週休 防御および高級動作が関東されたい単端保禁電子れぞれ に応じて基準常圧レベルを設定することができ、同一回 10 路構成で、高速動作する半導体装置および低消費電力性 が他調される半導体筋管いずれにも対応することが可能 となる。

【0238】以上のように、この発明の第19の実施例 の機成に従えば、内部緊逐掌圧VCIの掌圧レベルを持 常する対地銀圧Vrofの銀圧1/ベルを選択可能として いるため、半導体装置の動作条件および使用用金に応じ て最適な基準電圧レベルを設定することができ、動作状 祝に広じて基準電圧を介して管理電圧VCIを安定に供 給することができる。

「窓放射20] 図91は、この発卵の第20の実施制に 従う内部環境電圧発生回路の機関を示す関である。関ロ 1に対いて、ドライブ変子2320のゲート間位を基準 質圧Vrefおよび内部環源線5上の電源電圧VCIの 差に従って護節する比較器2330は、その応答速度が 動作モードに応じて切換えられる。すなわち、比較課2 330は、カレントミラー段を構成する nチャネルMO Sトランジスタ2 4 4 0 および2 4 4 1 と、基準保圧V ↑ A f と内部開展電圧 V C T とを比較する等級線を構成 43と、この比較器2330を流れる動作電流の量を決 定する電流派トランジスタ2444および2445を含 む、MOSトランジスタ2440はそのゲートおよびド レインが接続される。MOSトランジスタ2440およ びMOSトランジスタ2442は直列に接続され、MO Sトランジスタ2441およびMOSトランジスタ24 43は舊列に接続される。

[0239] 電流源トランジスタ2444はそのゲート に一定常圧レベルの基準常圧CSTを受ける。この基準 ってもよい。この雷波派トランジスタ2444と参利 に、動作モード指定信号 a Mに広答して選択的に推選状 栃とされるスイッチング間流派トランジスタ2445が 設けられる。この動作モード指定信号 ø Mは2値の論理 信号であり、スイッチング電流派トランジスタ2445 は違漢分娩すたは主導漢分娩の一方の分娩にこの動作工 ード指定信号をMに従って設定される。この分齢弱クス 30は、通常の差動増幅器で構成されており、基準管圧 V refと内部電源電圧VCIの旅を反転場隔してドラ イプ架子2320のゲートへ与える。この比較器233 50 ることができる。

0の動作速度は、この電流派トランジスタ2444およ び2445を流れる動作環境により決定される。 すなわ ち、MOSトランジスタ2443を介して流れる間流が 大きければ、このドライブ表子2320のゲートへ与え られる雷仲は高速で変化し、一方、MOSトランジスタ 2443を流れる電流型が小さい場合には、このドライ プ素子2320のゲート電位は緩やかに変化する。した がって、この電流源トランジスタ2444および244 5を流れる電流量を開整することにより、比較器233

146

Oの応答速度を調整することができ、外部部減管圧VC 1の急激な変化に高速で追随する場合および比較的緩や かに治験する場合の2つの状態を設定することができ ۵. 【0240】すなわち、動作モード指定信号 o Mが給理 ローレベルであり、スイッチング電流源トランジスタ2 4.4.5 が非導通状態の場合には、この比較器2330の

動作環流は、環流振トランジスタ2444により決定さ れる。この場合には、比較器2330の出力ノードの質 位穿化は緩やかとなり、その応答実定が小さくされる。 20 一方、動作モード指字信号のMが始遅ハイレベルとさ れ、スイッチング電流派トランジスタ2445が専選状 様とされた場合には、この比較器2330の動作管流は 電流源トランジスタ2444および2445に流れる管 浅量により決定されるため、動作整流が増加する。した がってこの場合には、比較数2330によるドライブ表 子2320のゲート質位変化速度が大きくされ、比較限 2330の応答速度が渡くされる。これにより、内部質 源線5上の電源電圧VCIの急激な変化にも高速で追随 して安全に内部国際国圧を供給するアンができる。カに するnチャネルMOSトランジスタ2442および24 30 この動作モード指定信号のMの発生施様について説明す る。 図92は、図91に示す動作モード排定信号発生回 路の構成を示す回である。図92(A)において、動作 モード指定信号発生回路は、電圧源ノード1と接地ノー ド (接地電圧供給ノード) の間に直列に接続されるリン ク素子2450および板抗素子2452を含む。リンク 素子2450と抵抗素子2452の間の接続ノード24 5 1から動作モード指定信号 ø Mが出力される。リンク 素子2450を溶断することにより、ブルダウン抵抗2 452により、動作モード指定信号eMが接地信圧レベ 電圧CSTは電圧派ノード1に与えられる電影電圧であ 40 ルの論理ローレベルとされる。リンク素子2450が課 通状態のとき (非溶斯状態のとき) 、動作モード指定信 另るMは、板物電子2452が高板材を有するため、個 圧滅ノード1へ与えられる常圧レベルは、始別ハイレベ

ルとされる。リンク素子2450のプログラムにより動

作モード密定信号 o Mの電圧レベルを設定することによ

り、この半導体装置の使用される用途に応じて比較器の

広答確定を同定的に設定することができ、高速アクセス

が要求される整翼および低消費電流特性が要求される妨

置それぞれに広じて比較限の動作特性を固定的に設定す

【0241】図92(B)に示す動作モード指定信号発 生回路は、外部から与えられるロウアドレスストローブ 信号 ZRAS、コラムアドレスストローブ信号 ZCA S、ライトイネーブル信号ZWE、およびアドレス信号 A dに従って所定の動作モードが推定されたか否かを検 出し、所定の動作モードが指定されたときにこの動作モ - ド格定信号 a M を始班ハイレベルまたは触用ローレベ ルに設定する動作モード輸出器2454で連修される。 この動作モード指定信号oMが論理ハイレベルとされ、 比較器2330の動作速度(応答速度)を渡くする操作 10 モードとして以下のものがある:ページモード、スタテ イックコラムモード、週期的に与えられるクロック価等 に同期して動作するクロック同期動作、およびEDOモ ードがある。EDOモードにおいては、ニブルモードと 運搬の動作が行なわれるが、データ出力をリヤットする タイミングが、ニブルモードの場合には、コラムアドレ スストロープ信号 Z C A S の立上がりタイミングである のに対し、このコラムアドレスストローブ保号ZCAS の立下がりタイミング変たは信号スCASおよびスRA Sがともにハイレベルとされるタイミングとされる。出 20 カデータが確定状態とされる期間が長くなり、ニブルモ ードよりも高速動作が実現される。これらの高速動作モ ードにおいては、内部電源線5上の電源電圧を高速で所 定の電圧レベルに復興させる必要がある。この場合に は、動作モード指定個号oMを論理ハイレベルとして比

設殊2330の広等適度を渡くする。 【0242】外部アクセスが要求されないデータ保持モ ードまたはリフレッシュ新作時においては、この動作モ ード推定信号 a M は論理ローレベルとされる。これらの 動作モードにおいては、高速動作性は要求されず、低請 30 **費環流性が要求されるためである。リフレッシュサイク** ルとして、外部からのロウアドレスストロープ個号ZR A Sによりリフレッシュ動作を制御するRASオンリー リフレッシュ、ライトイネーブル信号ZWE、コラムア ドレスストロープ保号 7.CASお上がロウアドレススト ロープ信号 ZRASのタイミング関係によりリフレッシ ュが指定されるCBRリフレッシュおよび内部で所定期 聞ごとに自動的にリフレッシュが行なわれるセルフリフ レッシュがある。この他に、アクセスされたメモリプロ ックと別の非選択プロックに対してリフレッシュが行な 40 われるヒドンリフレッシュサイケルがある。 このヒドン リフレッシュサイケルの場合、内部電楽線5が各メモリ プロック個々に設けられている場合には、リフレッシュ が行なわれるメモリプロックに対して設けられた内部電 海線5のみが比較器2330の広客電度が遅くされる上 うに構成されればよい。内部電源線5がすべてのメモリ プロックに対し共通に設けられている場合には、通常ア クセス動作とヒドンリフレッシュ動作が共通に行なわれ るため、この場合には、動作モード指定保号 o Mを論即

148 搭費による電源電圧 V C I の低下を掃偶する。 【0243】またテストモードにおいては、比較報23

3 0 の応答速度を登録的に遅らせる動作マージンテスト を行なう場合には、この動作モード指定信号のMは倫理 ローレベルとされる。一方、テストモードにおいて、道 常動作時における選択メモリセルのピット数よりも、よ り多くのメモリセルを選択状態として、複数のメモリセ ルデータを同時に良/不良を判定する構成の場合、この 動作モード指定信号oMを輸出ハイレベルとして、比較 器2330の応答速度を請くし、その内部電源線5 Fの 電流誘音による電流電圧VCIの電圧低下を補償する。 関92 (C) に示す動作モード樹定信号発生同路は、電 圧飛ノード1と信号線2456の間に接続される高抵抗 抵抗素子2455を含む。信号線2456はパッド24 57に接続される。パッド2457とフレーム2458 とを選択的にポンディングワイヤ2459により接続す ることにより、この動作モード推定信号oMの論理レベ ルを開定的に設定する。図92(A)に示すリンク素子 2.4.5.0によるプログラムと同様の目的および効果が達 成される。この関32 (C) に示す様母の場合。さら に、入出力データビット表が特徴に広じて基かる場合。 そのま出力デーなどット数に供けてポンディングワイヤ 2459により、動作モード指定信号 o Mの論理レベル を設定し、比較器2330の応答速度を固定的に設定す ることができる。同一の同誌様成で、複数類類の入力デ

Z. 「0244」「変更側 関93はその発明の第20の第 機関の内部循列管圧発生団体の変更級の関節の権力を示 す図である。この図93においては、ドライブ素子23 20 (図9 [参照) のゲート雪位を訓修するための比較 職2330のみが示される。この図93に示す比較期2 330においては、比較期2330の動作電液を決定す る雷波派トランジスタとして、それぞれのゲートが管圧 順ノード I に結合される n チャネルM O S トランジスタ 2460a~2460cが設けられる。これらのMOS トランジスタ2460a~2460cと直列に、リンク 素子2462a、2462bおよび2462cが設けら れる。リンク素子2462a~2462cを選択的に溶 断することにより、この比較器2330の動作電流を調 整することができ、目的とする応答速度を比較器233 りに対し与えることができる。比較数23330の、他の 構成、すなわちカレントミラー手段および差動段を構成

ータピット数の挙導体記憶装置に対応することができ

が存在からメモリプロックたまだして認められた海線室 物態のあのが技能を3.3 のの応答変変が使くされるよ。 うに構成さればよど、冷寒電機能とかがべてのメモリ うに構成さればよど、冷寒電機能とかがべてのメモリ ライ原薬薬剤配圧発生態的心性の速度が必要が成立を あるため、この間合とは、前子で一手配定機や 3.6を競し、この目のよりでは、 あるため、この間合とは、前子で一手配定機や 3.6を競し カールベルドルを記せまったとにより、外帯電機能を9.00% 50 53.3 0.0 6 機能は、目の下上・手を記を得くる。 カールベルドルを記せまったとにより、外帯電機能の9.00% 50 53.3 0.0 6 機能は、目の下上が主視が回点と である。 [0245] 基準常圧CSTを発生する基準常圧発生回 路2470は、雲圧第1に結合されて一定の常連を供給 する定置流測2471と、定置流源2471と接頭ノー ドの間に直接に接続される抵抗素子2472a~247 2 c と、抵抗素子 2 4 7 2 b および 2 4 7 2 c と並列に 接続されるリンク素子2474aおよび2474bを含 び。定電流漢2471と抵抗素子2472aの間のノー ドから信号線2473上に抵準電圧CSTが出力され る。リンク素子2474aおよび2474bがともに椰 10 の顕微数が用いられる。内部同路である自苗同路7は、 道状態(非常斯状態)のとき、抵抗素子2472bおよ び2472cがリンク素子2474aおよび2474b により短絡され、信号線2473上の基準電圧CSTの 電圧レベルは、定電流※2471が供給する電流と抵抗 素子2 47 2 a の有する抵抗値とにより決定される。リ ンク終子24748および2474bを選択的に溶断す ることにより、この信号線2473と接地ノードの間の 接続される抵抗者子の微が増大し、応じてこの信号線2 473トの基準電圧CSTの管圧レベルが上昇する。管 圧レベルが高い場合には、そのコンダクタンスが大きく され、大きな動作電流を生じさせ、一方、基準電圧CS Tの電圧レベルが小さい場合には、比較的小さな動作電 液を生じさせる。MOSトランジスタは、一般に、その 供給するドレイン関連は、ゲートの留位により決定され るためである。この図9.4に示すように、先の図9.1な いし、図9.3に元を管準派トランジスタのゲート幅(チャ ネル(の) み等年的に変化させる場構と異なり、ゲート型 位を解除しても、比較限2330の動作型活費を開除す ることができる。この場合においても、先の回91ない 30 し図93に示す構成と同様の効果を得ることができる。 [0246] 東た、この図91および図93に示す信流 流トランジスタの数および回94に示す基準電圧発生回 路の抵抗変子の勢は任意であり、必要に応じて確当な数 が設けられればよい。さらに、この図94に示す構成に おいて、基準電圧発生回路2470が複数の電圧レベル の基準電圧CSTを発生し、動作モードに応じて複数の 基準常圧のうち1つの基準電圧が選択されて管流源トラ ンジスタ2444のゲートへ与えられる構成が用いられ てもよい。以上のように、この発明の第20の実施例の 40 構成に従えば、動作モード変かは使用状況に広じて、こ のドライブ素子の電池保給量を運輸する比較器の広路波 度をその動作電流調整により変更するようにしたため、 高速アクセスおよび低消費電流それぞれに対応した動作 特性を備える内部電源電圧発生回路(比較弱)を容易に

実現することができる。 [実施例21] 図95はこの発明の簡21の実施側であ る内部管道管圧発生回路の要部の構成を示す図である。 図95においては、内部雷運輸5上の電源電圧VCIの 装置が動作する動作速度を決定する外部から周期的に与 えられるクロック保号CLKの周波数に従って設定され る。一般に、クロック同期型半導体装置(たとえばSD RAM) においては、外部から異額的にクロック信号が 与えられ、このクロック信号に同期して、外部制御信号 の取込みおよびデータの入出力が行なわれる。このクロ ック信号としてはシステムクロックが一般に用いられ る。このクロック信号CLKの周波数としては、30M Hz、50MHz、および100MHzをたはそれ以上 このクロック信号CIXに回答して動作する(内部制制 信号の発生タイミングはクロック信号CLKにより決定 される)。したがって、このクロック信号CLKの周波 数により、高速発作および低速動作が快定される。この クロック個号CLKの開放数に従って内部電源電圧VC 「の課圧レベルを顕整することにより、この負荷同路? の動作確定に応じた留圧レベルに内部電流電圧VCIを

[0247] 複数の互いに管圧レベルの暴力る基準管圧

設定することができる。

150

波派トランジスタ2444は、この基準電圧CSTの電 20 Vrefa、Vrefb、Vrefc、およびVref dを出力する基準電圧発生回路500から1つの基準電 圧を選択するために、外部から所謂的に与えられるクロ ック信号CLKの原波数を検出する悪波数検出器510 と、この直接動権出群510で検出された原接動情報に 従って、対応の基準管圧を選択するための選択情報を発 生する選択情報発生器520と、選択情報発生器520 からの基準電圧選択情報に従って、基準電圧Vrefa ~ V r e f dのうちの1つを選択して基準電圧V r e f として出力する選択回路530が設けられる。基準常圧 発生回路500は、電圧派ノードIから一定の電流を供 給する定型連覇501と、この定量連類501と検詢ノ ードとの間に前列に接続される抵抗素子502a~50 2 dを含れ、抵抗素子5 0 2 a ~ 5 0 2 d の名々の一方 織から基準電圧Vrefa~Vrefdが出力される。 間波数検出器510は、その構成については後に詳細に 説明するが、クロック信号CLKの用波数を示す情報 (パラメータ)を出力する。選択情報発生器520は、 この理論動権出限510の出力する周波数情報が高い間 波数を示す場合には、高い部圧レベルの基準電圧を選択 する選択情報を発生する。選択回路530は、基準電圧 Vrefa~Vrefdそれぞれに対応して設けられる 選却ゲート531a~531dを含み、選択情報發生器 520からの選択情報に従って1つの選択ゲートを導通 状態として、複数の基準常圧Vrefa~Vrefdの うちの1つを選択して基準電圧Vrefとして出力す

[0248] この間95に示す構成にように、外部から 門期的に与えられるこの半導体装置の動作技能を決定す るクロック研号CI.Kの間接数に従って拡進留圧Vre 電圧レベルを設定する基準電圧Vrefが、この半導体 50 fの電圧レベルを調整することにより、動作速度に応じ

た電圧レベルに内部電視電圧VCIを設定することがで き、高速動作時における内部電影電圧VCIが所定の電 圧レベル以下に低下した場合、その基準電圧Vrefの 電圧レベルが所定電圧レベルよりも高い場合には、高速 で比較限2330か応答して電源電圧VCIを所定電圧 レベルに復帰させることができる。次に選択回路の具体 的模成について説明する。図96は、図95に示す関連 教給出類510および選択性好発生到520の意体的観 成を示す図である。図96において、周波数検出器51 Oは、PLLで構成される。すなわち、関波数検出器5 10 10は、クロック信号CLKと常圧制御発振器(VC 0) 5 1 4 の出力信号との位相を比較する位相比較器5 11と、この位相比較器511からの位相製準備器Dお よびUをアナログ変換するD/Aコンパータとしてのチ ャージボンプ回路512と、チャージボンプ回路512 の出力信号によりその充電電位が設定されるループフィ ルタ513と、ループフィルタ513から与えられる電 圧に従ってその発振問波数が変化するVCO514を含

t. [0249]チャージボンプ回路512は、位相比較限 20 511からの観茶保料Dをゲートに受けるロチャネルM OSトランジスタ512aと、位相比較限511からの 位相認施信号!!をゲートに受けるnチャネルMOSトラ ンジスタ512bで構成される。ループフィルタ513 は、ローパスフィルタとして機能し、一例として、抵抗 RおよびキャパシタCを備える。チャージボンプ回路5 12の出力信号により、キャパシタCの充蓄電位が変化 する。VCO514は、音数段の能引接続されるインパ -9515a~515cと、インパータ515a~51 ルMOSトランジスタ516a~516cおよびnチャ ネルMOSトランジスタ517a~517cと、nチャ ネルMOSトランジスタ517a~517cの動作電流 を決定するnチャネルMOSトランジスタ514bを含 む。MOSトランジスタ514aおよびMOSトランジ スタ514bは影響ノード(内部業別業圧を受けるノー ドであってもよく、また外部電源電圧を受けるノードで あってもよい) と接地ノードとの間に直列に接続され る。MOSトランジスタ514bは、ゲートとドレイン とが相互接続され、MOSトランジスタ5178~51 40 7 c に対するカレントミラー回路のマスター酸を構成す る。MOSトランジスタ517a~517cにおいて は、MOSトランジスタ514bに流れる雷流と同じ大 きさの醤油が流れる(MOSトランジスタ514bおよ び517a~517cが同じサイズを備えるとき)。 [0250] 選択情報発生表520は、このループフィ ルタ5!3から与えられる充電電位をデジタル信号に変 換するA/Dコンパータ520aで構成される。A/D コンバータ520 aのステップ (各デジタル値の間のア ナロダ値の大きさ) は選択回路 (図95参照) で選択さ SD CO514の出力信号がクロック信号CLKと位相回期

152 れる基準電圧の数により適当に決定される。次に動作に ついて簡単に配明する。この周波数検出器510は、道 常のPLLの構成である。位相比較器511は、クロッ ク信号CLKの位相がVCO514からの出力信号の位 相よりも早い場合には、信号DおよびUをともにハイレ ペルとし、クロック信号CLKの位相がVCO514の 出力信号の位相よりも遅れている場合には、信号Dおよ びロをともにローレベルとする。クロック信号CIKの 位相とVECO514の出力信号の位相が同じ場合に は、位相比較数511は、信号Dをハイレベル、信号U

をローレベルとする。チャージボンプ回路512では、 この信号DおよびUに従ってMOSトランジスタ512 aおよび512bが選択的に導通/非導通状態とされ る。このチャージボンプ回路512により、ループフィ ルタ513に含まれるキャパシタCの充質質位が浄安さ れる。チャージポンプ回路512におけるMOSトラン ジスタ512aおよび512bの導通/非導通は、クロ ック信号CLKとVCOの出力信号の位相策に対応して いる。したがって、このループフィルタ513に含まれ るキャパシタCの充電電位は、クロック信号CLKとV CO514の出力信号の位相体に広じた個圧レベルであ る。VCO514は、奇数節のインパーな515a~5 15 cで構成されており、リングオシレータとして発扱 動作を行かる。

【0251】インパータ515a~515cの動作速度

は、MOSトランジスタ516a~516cおよび51

7 a~517cを介して与えられる動作量所により決定 される。動作製造が大きければインパータ5158~5 1.5 cが高速で動作し、その登録用波動が高くたる。-5 c に対しそれぞれ動作電流を供給するためのpチャネ 30 方、動作電流が小さくなれば、インバータ5 1 5 a ~ 5 15cの動作速度が遅くなり、発振周波数が低下する。 このMOSトランジスタ516a~516cを流れる間 液量は、ループフィルタ513に含まれるキャパシタC の充電電圧により決定される。キャパシタCの充電電圧 が高ければ、MOSトランジスタ516a~516cの ゲート微位が高くなり動作電流が低下する。一方、この ローパスフィルタ513のキャパシタCの充電電位が低 くなれば、MOSトランジスタ516a~516cのゲ ート電位が低下し、インパータ515a~515cの動 作電流が増加する。MOSトランジスタ514aを流れ る調液はMOSトランジスタ514bを介して流れる。 MOSトランジスタ514bは、MOSトランジスタ5 17a~517cとカレントミラー回路を構成する。し たがって、MOSトランジスタ514aおよび514b を流れる電流と同じ大きさの電流がMOSトランジスタ 516a~516cおよびMOSトランジスタ517a ~517cを介して流れる。この位相比較器511ktお ける位相比較動作に従ってループフィルタ513に含ま れるキャパシタCの電圧レベルが最終的に安定化し、V

した状態に至る。 【0252】クロック信号CLKの周波数が高い場合に は、VCO514が高速で登場動作を行なうため、ロー パスフィルタ513に含まれるキャパシタCの充電器を は低くなる。一方、クロック信号CLKの同波数が低い 場合には、VCO514の発制周波数が応じて低くなる ため、ローパスフィルタフィルタ513のキャパシタC の充電電位が高くなる。このループフィルタ513のキ ャパシタCの充電常位をA/Dコンパータ520aで調 択情報に容徴する。このA/Dコンパータ520aから 10 の選択情報に従って、関95に示す基準費圧発生回路5 00から出力される基準電圧Vrefa~Vrefdを 選択する。これにより、クロック信号CLKの隣接数、 すなわち半導体装置の動作速度に応じた基準電圧を選択 することができる。なお、図96に示す周波数検出器5 1.0に含まれるチャージボンプ回路およびループフィル タ513の構成は単なる一例であり、他の回路構成が用

いられてもよい。クロック信号CLKの開放数に対応す

る質圧が与えられればよい。

様成を示す関である。同97に示す機能においては 選 お情報発生回路5.20は、間9.6に元すVCの5.1.4に おける動作電液をモニタして選択情報を発生する。 [0253] すなわち、選択情報発生器520は、VC O514に含まれるMOSトランジスタ514aのゲー ト質位 (関9.6に示すループフィルタ5.1.3のキャパシ タCの充電電位)をゲートに受ける pチャネルMOSト ランジスタ521aと、MOSトランジスタ521aを 世海畑として動作するダイナード接続された n チャネル MOSトランジスタ521bと、基準常圧Vrefa~ 30 Vrefdそれぞれに対応して設けられる関流順522 a~522dと、電流振522a~522dそれぞれに 対応して設けられるnチャネルMOSトランジスタ52 3 a ~ 4 2 3 dを含む。MOSトランジスタ5 2 3 a ~ 523dは、各ゲートがMOSトランジスタ521bの ゲートに接続され、カレントミラー回路のスレープ段を 構成する。電流数522a~522dは、それぞれ互い に異なる大きさの電流 1 a ~ 1 d を供給する。次に動作 について説明する。今、雷流蓋522a~522dが供

定する。 1a>1b>1c>1d

MOSトランジスタ521aには、VCO514におけ るリングオシレータの動作電流に対応する電流が使れ る。MOSトランジスタ521bにおいても、このMO Sトランジスタ521aから供給される間流 I が流れ る。MOSトランジスタ521bは、カレントミラー回 路のマスター段を構成しており、カレントミラー回路の スレープ段を構成するMOSトランジスタ523a~5 2.3 dには、この関係1と同じ大きさの環境が能力る

(MOSトランジスタ521bおよびMOSトランジス タ523a~523dは同じサイズとする)。今、この 爾施 I が、定職流 I a ~ i d のすべてよりも大きい場 今、MOSトランジスタ523a~523dは、対応の 電流源5228~522dから供給される電流よりも大 きな環境を放棄する。したがって、このMOSトランジ スタ523 a~523 dの出力ノード(ドレイン端)の 電位はローレベルとなる。一方、俗流] が、一定留流 | a~idすべてよりも小さい場合には、MOSトランジ スタ523a~523dは、対応の定量液源522a~ 522 dから供給される定置所18~1 dをそれぞれ等 地ノードへ放電することができない。 したがって、この 場合には、MOSトランジスタ523a~523dのド レイン端子の幣位はハイレベルとなる。すなわち、MO Sトランジスタ523a~523dのドレイン併子の前 位レベルは、MOSトランジスタ521bを流れる整治 I と対応の定置液度522a~522dから与えられる 定盤渡1 a~1 dの大きさにより決定される。これによ り、その選択情報発生回路520からは、電流!に従っ

154

[変更例] 図97は図95に示す選択情報発生器の他の 20 で基準電圧を選択する情報を出力することができる。 【0254】なお、この図97に示す選択情報発生回路 520の構成において、出力段に、さらに増幅回路が設 けられていてもよい。雷池 [と定電流 | a~ 1 dの神が 小さい場合、微小な智位差を増幅して正確に基準管圧器 祝機能を出力することができる。 「寮草綱」関98は、この登録の置21の実施例による

内部電影電圧発生回路の変更例の構成を示す図である。 この図98に示す内部電流電圧発生回路の構成におい て、先の因95に示す構成と同様、外部から動作速度を 示すクロック信号CLKが与えられ、このクロック信号 CLKの国被数に従って基準管圧Vrefの管圧レベル を開撃する。国冷動情報を輸出するための構成として は、先の回9.6に元寸機点と間様の機成が用いられる。 すなわち、関98において、周波数情報を検出する周波 数情報検出手段としてのVCO514と、このVCO5 14に含まれるMOSトランジスタ514bを流れる電 **連順を輸出することにより、基準管圧レベル顕彰情報を** 出力する基準管圧レベル関係可認550と、基準管圧レ ベル関係回路550からの供給電流に従ってその電圧レ 給する定電流 1 a ~ 1 d が、以下の条件を満足すると仮 - 切 ベルが設定される基準電圧Vrefを発生する基準電圧 発生回路540を含む。この基準電圧発生回路540か Sの基準電圧Vrefが、内部対象単圧VCIと其体性 圧Vrefとを比較する比較器2330へ与えられる。 比較器2330の出力信号は図示しないドライブ素子の

> 【0255】基準電圧発生回路540は、電圧級ノード 1 に結合され、一定の関連を供給する定置消滅541と 定電速渡541に直列に接続される抵抗素子542を含 む。レベル調整回路550は、VCO540に含まれる 50 MOSトランジスタ514bのゲートおよびドレインの

ゲートへ与えられる。

智位をゲートに受ける n チャネルM O S トランジスタ 5 53と、nチャネルMOSトランジスタ553と直列に 電探ノード (外部電源ノードまたは内部電源ノードいず れであってもよい) の間に直列に接続されるカチャネル MOSトランジスタ551と、ロチャネルMOSトラン ジスタ551とカレントミラー研路を構成する pチャネ ルMOSトランジスタ552を含む。MOSトランジス タ5.5.1のゲートおよびドレインが相互接続される。こ のMOSトランジスタ552の出力ノード(ドレイン前 子) が基準減圧発生回路5 4 0に含まれる抵抗素子5 4 10 2の一方塊に接続される。次に動作について説明する。 クロック信号CLKの周波数が大きい場合、周波数情報 検出総5 1 0に含まれる V C O 5 1 4 におけるM O S ト ランジスタ5 1 4 bを流れる間流が大きくなり、応じて レベル網幣回路550に含まれるMOSトランジスタ5 5.3を介して溶れる間液が大きくなる。MOSトランジ スタ553を介して流れる電流は、MOSトランジスタ 551から供給される。このMOSトランジスタ551 を介して流れる電流は、MOSトランジスタ552によ り鎖块され、このレベル調整四路550から、VCO5 20 1.4 とMOSトランジスタ5 1.4 bを流れる電流に対応 する大きさの雷治が延落電圧発生回路540の抵抗素子 542へ与えられる。基準管圧Vェefの管圧レベル は、宇宙液準5.4.1から与えられる間流とこのして心臓 整回路550から与えられる電流の合成電流値と抵抗素 子542における抵抗値とによって決定される。 したが って、この場合には、抵抗素子542を介して流れる雷 液値が大きくなり、蒸燃管圧Vrefの管圧レベルが増 加する。一方、クロック信号CI.Kが低度波数の場合。 MOSトランジスタ514トを介して連れる間接は小さ 30 である間100を用いて影響する。 くされ、応じてレベル調整器550から抵抗電子542 へ供給される電流量が低下する。これにより、基準電圧 Vrefの輩圧レベルが低くなる。すなわち、クロック 信号CLKが高尾波数であり、半導体装置が高速動作す る場合には、基準電圧Vrefの電圧レベルが高くさ れ、一方クロック信号CIKの西波数が低く、半導体体 置が低速動作する場合には、基準電圧Vrefの電圧レ ベルが低くされる。これにより、半導体装置(半導体記 懲装置)の動作速度に応じて基準電圧Vrefの電圧レ ベルを設定することができる。すなわち、高速動作時に 40 おいては、内部電源線上の電流電圧VCJの電圧レベル が高くされ、半導体装置の高速動作が可能となる。

[0256]以上のように、この発明の第21の事務例 の構成に従えば、半導体装置の動作速度を規定するクロ ック信号の周波数を検出し、その検出したクロック信号 の周神器に広じて内部電路電圧の電圧して心を持定する 基準電圧Vreiの電圧レベルを設定しているため、辛 導体装置の動作速度に応じて適切な電圧レベルに内部電 源電圧VCIを設定することができ、安定に動作する率 基準電圧Vrefを高くした場合に高速動作が安定に実 現されるのは先の実施例の場合と同様の理由による。 [実施例22] 図99は、この発明の第22の実施例で ある半導体装置の要部の構成を示す図である。図99% 示す構成においては、一旦、雷波雷圧よりも高い電圧V PP'を生成し、この電圧VPP'から必要とされる高 世圧VPPを生成する。すなわち、例99において、半 課体禁険は、 喜肝練600トに必要とされる銀圧しべル の高電圧VPP'を発生する昇圧電圧発生回路610お よび615と、第2の高圧線602上の高電圧VPPと 基準電圧Vrefhとを比較する比較器804と、比較 器604の出力信号に従って第1の高圧線600から第 2の高圧線602へ流れる電流量を開整するpチャネル MOSトランジスタで構成されるドライブ素子605 と、動作タイミング信号ENに応答して活性化され、活 性化時第2の高端圧線602上の高端圧VPPと基準電 圧Vrefhとを比較する比較器606と、比較器60 6の出力信号に従って第1の高電圧線600から第2の 高銀圧線602へ流れる電流量を調整するカチャネルM OSトランジスタで構成される第2のドライブ寄子60 7 と、第1の事業圧線600 Fの電圧レベルを検出し、 その輸出結果に従って息圧電圧発生同数6.10の息圧器 圧発生を選択的に停止または弱くさせるレベル検出版 6 20を含む。昇圧電圧発生器615は、比較器606の 出力信号に従ってその発振用波数が変化するリングオシ レータ616と、リングオシレータ616からのクロッ

【0257】基準電圧Vrefhは内部電源電圧VC! よりも高い電圧レベルであり、定電流派と抵抗索子を高 電圧VPP (開給ノード (第1の高電圧線800) と接 地ノードとの間に接続することにより生成することがで きる。この基準管圧Vrefbは、第2の高管圧VPP の衛圧レベルを設定する。動作タイミング信号ENが非 活性状態のとき、第2の高電圧線802上の電圧VPP を使用する負荷回路 (図示せず) はスタンパイ状態にあ り、この第2の高電圧線602上の電圧VPPは利用さ れず、ほぼ基準銀圧Vrefhの賃圧レベルを維持す る。このスタンパイサイクル時においては、比較明60 4 およびドライプ妻子6 0 5 により、この高雪圧VPP の電圧レベルの調整動作が実行される。昇圧電圧発生回 路610はレベル検出器620の制御の下に昇圧動作を 実行しており、この第1の高電圧線600上の高電圧V P P'を所定の電圧レベルに維持する。 昇圧電圧発生回 路615では、比較器606が非動作状態であり、リン グオシレータ616の動作電流が極めて少なくされ、ほ ば発振動作を停止しているかまたは極めて伝達で動作し 導体装置(半導体記憶装置)を実現することができる。 50 ている。チャージボンブ618.このリングオシレータ

ク傑号に従ってチャージボンブ動作を行なって高僧FV

PP'を発生するチャージボンプ618を含む。次に動

作について、この間99に示す半導体体管の動作技形質

616からの出力信号に従ってチャージボンプ操作を行 なうために、この状態においてはほとんどチャージボン プ動作は行かっていたい。

【0258】動作タイミング信号ENが活性状態とされ ると、所定のタイミングで図示しない負荷回路が製作 し、第2の高電圧線602から電流がこの動作する負荷 回路により消費され、高部FVPPの電圧レベルが低下 する。この低下時においては、比較回路606の出力使 号のレベルが低下!。ドライブ素子607を介して比較 的大きな緊動力を持って第1の高電圧線600から第2 10 の高電圧線602へ電流が供給され、この第2の高電圧 VPPの電位低下が補償される。第2の高電圧線602 への情流供給により、第1の高端圧縮600上の高電圧 VPP'の常圧レベルが低下したとき、レベル輸出数6 2.0の出力信号に従って昇圧電圧発生回路6.1.0が昇圧 動作を行ない、 高速でこの第1の高度圧縮600上の高 留FVPP'を所定の留Fレベルに指ּ録させる。また社 較器 6 0 6 の出力信号に従って、昇圧電圧発生回路 6 1 5に含まれるリングオシレータ816の帰掘間波数が大 きくされ、チャージポンプ618により、またこの第1 20 の高質圧線600へ間荷が供給され、第1の高質圧VP P'が所世間圧レベルに高速で復分する。第2の高電圧 機602 Fの高電圧VPPを使用する同様は安定に高雪 EVPPを供給されて動作する。保険動作する計算業の O 4と動作タイミング信号ENの活性化時のみ動作する 比較器606とを設け、これらによりドライブ素子60 5および607を駆動する構成とすることにより、第2 の高電圧線602上の高電圧VPPの電圧レベルが低下 するとき、大きな留液駆動力を有するドライブ素子60 7を用いて第1の高電圧線600から第2の高電圧線6 30 02へ電流を供給することにより、先の実施例における 内部電源電圧VCIの電圧レベルと同様、安定な電圧レ ベルを維持する高電圧VPPを供給することができる。 またレベル検出器620および昇圧電圧発生回路615 により、この第1の高層圧線600から第2の高雲圧線 802へ間流が流れ、高電圧VPP'が低下する場合に おいても、高電圧VPP'が急激に変化するのは、動作 タイミング信号 ENの活性化時であり、2つの昇圧電圧 谷牛回路610対上75615により、高端で第1の高素 圧線600上の高電圧VPP'を所定電圧レベルに復帰 40 びNORゲート612がリングオシレータを構成し、所 させることができる。

[0259] 図101は、図99に示す昇圧電圧発生回 路610およびレベル輸出回路620の構成の一個を示 す例である。例101においてレベル輸出回路620 は、第1の高電圧線600とノード623の間に東列に 接続される n チャネルM O S トランジスタ62 D a B 20 bおよび621と、ノード623と締飾ノードの間 に接続される抵抗素子622と、ノード623上の電位 を増減する2段の縦銃接続されたインパータ623aお よび623bを含む。pチャネルMOSトランジスタ6 50 一タ630の出力保料を消消させるトランスファーゲー

20 a および620 bは、ダイオード接続されており、 導通時にはしきい値電圧の絶対値Vthpの電圧降下を 生じささせる。 pチャネルMOSトランジスタ621 は、そのゲートに内部電道電圧VCJを受ける、昇圧雷 圧発生回路610は、2段のインパータ611aおよび 611bと、インパータ611bの出力供等とレベル輸 出回路620内のインパータ623bの出力信号を受け る2入力NORゲート612と、このNORゲート61 2の出力信号に従ってチャージボンブ動作を行からチャ ージポンプ614を含む。チャージポンプ614は、周

158

知の回路で構成され、キャパシタのチャージボンブ動作 により、高電圧VPP'を発生する。チャージポンプ6 1 4は、効率的に高額圧VPP'を発生するように、外 部需素質圧を好ましく利用する。次に動作について説明 【0260】レベル検出器620において、pチャネル

MOSトランジスタ621は、そのゲート電位がソース 電位よりもしきい値電圧の絶対値Vthpよりも低くな ったときに導通する。一方、MOSトランジスタ620 aおよび620bは、提売時においては、しまい何管圧 の絶対値Vthpの電圧降下を生じさせる。したがっ て、高電圧線600上の電源電圧VPP'が、VCI+ 3.Viballiorerは、MOSトランジスタ62 0 a, 620 b および621 が募通し、抵抗療子622 に業流が連れ、ノード623上の電位がハイレベルとさ れ、インパータ623 aおよび623 bにより、ハイレ ペルの信号 e Lが出力される。したがって、昇圧管圧発 年回路610においては、NORゲート612の出力例 号がローレベルに固定され、チャージボンブ 8 1 4 はチ ャージボンブ動作が禁止される。一方、第1の高電圧線

600上の高電圧VPP'がVCI+3・Vthpより

も低くなると、すなわちpチャネルMOSトランジスタ 621が非導通状態とされ、この第1の高電圧線600 とノード623の間の製液経路が底折される。これによ り、ノード5623の媒位は抵抗原子622により、様 参照位しべいへ放置され、インバータ623 bからの出 力信号oLがローレベルとなる。これにより、昇圧電圧 発生回路610において、NORゲート612がインパ ータとして機能し、インパータ611a、611bおよ 定の無波数およびパルス幅を有するクロック信号がチャ ージポンプ614ヘ与えられ、毎日常圧VPP'を発生 する動作が行なわれる。これにより、実際FVPP' は、VCI+3・Vthpの電圧レベルに維持される。 [0261] [昇圧電圧発生回路810の変更例] 図1 0.2 は 屋中電圧発生回路6.1.0の第1の変更例の提供 を示す関である。関102において 既円銀圧発生回路 102は、クロック信号を発生するリングオシレータ6 30と、レベル検出信号 e L V に応答してリングオシレ (81)

ト6318と、トランスファーゲート6318から伝達 されたクロック信号を被災移飛して出力するインパーな ドライバ632aと、インパータドライバ632aの出 力信号に従ってチャージボンブ動作を行なうチャージボ ンプキャパシタ633aと、レベル検出信号øLVに広 答して、チャージボンプキャパシタ633aにより供給 された電荷を伝達するためのトランスファゲート634 a と、ノード637を、電圧着1に与えられる管圧して ル(しきい値覚圧レベルの低い電圧レベル)にクランプ するダイオード接続されたnチャネルMOSトランジス 10 タ635と、ノード637に与えられた電荷を出力ノー ド638へ伝達するためのダイオード接続されたヵチャ ネルMOSトランジスタで構成される出力ゲート636 を含む。MOSトランジスタ635および636は、そ の拡板領域が接触費圧レベルに閉定される。 ノード63 7の保付が高くなったとき、基料領域と不能物質域との 間に形成されるPN粉会が順パイアス分類とされるのか

[0262] 昇圧電圧発生回路 810は、さらに、レベ

ZI. Vに応答してリングオシレータ630からのクロッ

ル検出信号 o L V の相補な信号であるレベル検出信号 o 20

沈止する.

ク信号を伝達する n チャネルMO S トランジスタで構成 されるトランスファゲート63162、トランスファゲ 一ト631bから与えられたクロック個号を波形整形す るインバータドライバ632bと、インバータドライバ 632bから与えられる信号に従ってチャージポンプ動 作を行なうチャージボンプキャパシタ633bと、レベ ル検出信号 o 2 L V に応答してチャージポンプキャパシ タ633bから与えられた僧様をノード637へ伝達す るnチャネルMOSトランジスタで構成されるトランス 30 ファゲート6345を含む。ドライバ632aおよびチ ャージポンプキャパシタ8338の有する電荷配動力 は、インパータドライバ632bおよびキャパシタ63 3 bが有する個荷製助力よりも大きくされる。チャージ ポンプ動作において、クロック信号の1回の変化により ノード637へ与えられる僧荷景は、チャージポンプキ ャパシタの容量、クロック信号の幅およびその電圧高さ により決定される。これらのパラメータを適当に定めて それぞれの常荷供給力の大きさに違いがつけられる。 【0263】レベル検出信号のLVおよびの2LVは、 図102に示すレベルを換回路から出力される。ノード 637の銀位が高電圧VPP'レベルとなるためであ る。すなわち、図102に示すように、信号+1. Vおよ び6 2 1. Vは、図101に示すレベル輸出資格からのレ ベル検出信号 oLのレベルをノード638と接地ノード の間に接続されるレベル変換回路により生成する。この レベル姿地目終は、レベル輸出信号。「かゲートに呼け るnチャネルMOSトランジスタ639aと、レベル絵 出信号 o Lを反転するインパータ639bと、インパー

Sトランジスタ639ck. ノード638とMOSトラ ンジスタ639aの間に前別に開発されるサヤキが構 の15トランジスタ639cの間に有別に開発されるサヤキが構 の35トランジスタ639cの間に再別に開発されるサイキが ちょうが、今時間でありません。 ちょうが、今時間でありません。 とが、からないでありません。 とき、MOSトランジスタ639cが再差が強とがノーベルの とき、MOSトランジスタ639ck。 トランジスタ639ck。 チンジスタ639ck。 91がMOSトランジスタ639ck。 の電圧が火化された。 トランジスタ639ck。 の電圧が火化された。 トランジスタ639ck。 の電圧が火化された。 アンジスタ639ck。 の電圧が火化された。 アンジスタ639ck。 アンジスタ649ck。 アンジ

べいたさの概要である。 / 一ド63 8 上の恒ビVPF / が旅行の電圧/VPC (MPR) 日本 (MP

[0.265] 上述のように、高電圧VPP・の埋圧レイ 小に応じて将圧電圧発生原形の環が扱力を対象えることにより、低耐費電流でかつ安定に高電圧VPP・を供 動することができる。インバータ・ドライバ632との服 動力がからく、その原費電が持ってくされるために抵消 養電機等性が実現される。なれ、図102にデオリング オンレータ630は、奇数即のインバータで構成され

るn チャネルMO S トランジスを 6 3 9 a と、レベル検 る。 田信号 6 L を反転するインバータ 6 3 9 b と、インバー タ 6 3 8 b の出力信号をゲートに受けるn チャネルMO 50 示す昇圧電圧発生回路の変更例を 7 0 の始の変更例を示す版であ

る。この図103に示す構成においては、リングオシレ ータ630からのクロック信号を放影祭形するインパー タドライバ632と、インパータドライバ632の出力 信号に従ってチャージポンプ動作を行なうチャージポン プキャパシタ633aと、チャージポンプ動作により年 えられたノード637の電荷を出力ノード638へ伝達 する出力トランジスタ626が設けられる。関103に おいては、ノード637を所定電位にクランプするため のクランプトランジスタ(図102のトランジスタ63 5)は図面を管路化するために示していない。この図1 10 0.3に示す構成においては、さらに、レベル輸出信号。 LVに応答して提過するトランスファゲート641aお よび8416により、チャージボンプキャパシタ633 aと並列にチャージボンプキャパシタ633bが接続さ れる。すなわち、窓営圧VPP'が研究管圧してルより も低いとき しべル輪中部書 a T Vがハイレベルとか り、トランスファゲート641aおよび641bが表流 し、チャージボンプキャパシタ833aと並列にチャー ジポンプキャパシタ633bが接続される。ノード63 7 へ信荷を供給するチャージボンプキャパシタの吹音が 20 大きくなり、ノード637に整積される電荷量が増加す る。O=C・Vであり、インパータドライバ632が与 える電圧変化量Vが一定であっても、チャージボンプキ ャパシタの容量値Cが増加するため、ノード637に蓄 精される電荷器Oが増加するためである。これにより、 用カトランジスタ636を介して多くの間帯が出力ノー ド638へ伝達され、高速で高電圧VPP'を所定電圧 レベルへ御祭させることができる。

【0288】なお、図107に示す構成において、チャ ージポンプキャパシタ633aおよび633bの容量値 30 が互いに異なり、レベル検出信号。LVに従って、一方 のチャージボンプキャパシタのみを用いてチャージボン プ動作が行なわれるように構成されてもよい。

[界圧電圧発生回路610の変更例3] 図104は、図 99に示す昇圧電圧発生回路610のさらに他の構成を 示す因である。図104に示す構成においては、チャー ジボンプ動作を駆動するためのインパータドライバとし て、インパータドライバ632aおよび632bが用い られる。インパータドライパ632aは、その入力部が トランスファゲート642aを介してリングオシレータ 40 - タ630からのクロック保証を妨害権害するインバー 630の出力部(インパータドライバ632aの入力 部) に接続され、かつその出力部がトランスファゲート 642トを介してインパータドライバ632aの出力部 に接続される。トランスファゲート642aおよび64 2 bは、nチャネルMOSトランジスタで構成され、レ ベル検出信号oLVに応答して導通する。この図104 に示す機成においても、ノード637を所定電圧レベル ドプリチャージするためのダイオード接続されたトラン ジスタは図面を簡略化するために示していない。

EVPP'が所定電圧レベルよりも低いときに、レベル 検出信号 e L Vがハイレベルとなり、トランスファゲー ト642aおよび642bが展消する。 リングオシレー タ630からのクロック信号が2つのインパータドライ パ632aおよび632hへ与えられ、その出力保長が チャージポンプキャパシタ633の一方電極へ与えられ る。このため、チャージボンプキャパシタ633の一方 電振へは、2つのインパータドライバ632aおよび6 32bから重荷が供給されるため、広じてチャージボン プ操作によりその2つのドライバ832aおよび832 bから与えられた眼鏡に対応する電荷量がノード637 へ伝達される。しかがって、この場合においても、ノー ド637へ与えられる電荷量が大きくなり、出力トラン ジスタ636を介して出力ノード638へ伝達される電 荷量が応じて大きくなり、高速で高電圧VPP'を所定 常圧レベルへ復讐させることができる。レベル輸出信号 ↓LVがローレベルとなり、高電圧VPP'が所定電圧 レベル以上のとまには、トランスファゲート642 aお よび642トがともに非護得決能とされ、リングオシレ 一タ630の出力保号(クロック信号)はインパータド ライバ632mのみへ与えられる。したがってこの場合 においては、インパータドライバ6328およびチャー ジボンプキャパシタ633のみに従ってチャージボンプ

インパータドライバ632aおよび632bの認動力が 互いに異なるとき、レベル検出信号 ø L V の論理レベル に従って一方のインパータドライパのみが動作する構成 が用いられてもよい。この図104に示す構成において は、事業圧VPP'が所定常圧レベル以上のときには、 1つのインバータドライバのみが動作し、広じて消費管 液を低減することができる。また高電圧VPP'が所定 電圧レベルよりも低くなった場合には、2つのインバー

タドライパが動作しており、高速で高電圧VPP'を所

動作が行なわれ、高電圧VPP'の電圧レベルの保持動

[0268]なおこの図104に示す様式においても、

作が行なわれる。

定能圧レベルで復帰させることができる。 「昇圧第圧発生総路の変更例 41 図105は、図99に 示す界圧電圧発生開路610のさらに他の構成を示す図 である。図105に示す構成においては、リングオシレ タドライパ632と、このインバータドライバ632の 出力信号に従ってチャージポンプ動作を行なうチャージ ポンプキャパシタ633により行なわれる。ノード63 7と出力ノード638の間に、2つの出力トランジスタ 636aおよび636bが配置される。出力トランジス タ636bは、レベル輸出信号に従って提通するトラン スファゲート643aおよび643bによりノード63 7 および出力ノード638の間に接続される。

[0269] トランスファゲート643aおよび643 【0267】この図104に示す構成においては、高雪 50 hのゲートへは、レベル安排回路によりレベル安排され

163 たレベル検出信号øLVが与えられる。このレベル変換 回路は、レベル核出信号 o L Vをゲートに受けるnチャ ネルMOSトランジスタ644aと、レベル検出信号の LVの反転信号 o 2 Lをゲートに受ける nチャネルMO Sトランジスタ644bと、ノード637とノード64 4 cの間に投続され、かつそのゲートがノード6 4 4 f に接続される pチャネルMOSトランジスタB44c と、ノード637とノード644 Fの間に接続され、そ のゲートがノード644cに接続されるpチャネルMO Sトウンジスタ644dを含む。ノード644fからト **ランスファゲート 6 4 3 a および 6 4 3 b のゲートへ与** える信号が出力される。なお、この図105に示す構成 においても、ノード637を所定部圧レベルにクランプ するためのダイオード接続されたトランジスタ (図10 2のトランジスタ635) は関南を開路化するために示 1. アいない、ノード638から出力される高原圧VP P'が所定電圧レベル以上のとき、レベル検出信号 + L はローレベル、レベル検出信号oZLがハイレベルであ る。この状態においては、ノード644「社権拘禦圧レ べルのローレベルとなり、トランスファゲート643a 20 およで643bはとちにオフ状態とされる。したがっ て、この分類においては、リングオシレータ630、イ ソバーなドライバら30おとびチャージボンプキャバシ タ633によりノード637へ伝達された電荷は、出力 トランジスタ636aのみを介して出力ノード638へ 伝達される。したがってこの状態においては、比較的疑 やかに雪荷供給動作が行なわれ、高雪圧VPP'の雪圧

レベルの維持のみが行なわれる。 [0270] 出力ノード638からの実電エVPP'が 所定電圧レベルよりも低くなったときには、レベル検出 30 信号 o L がハイレベル、レベル検出信号 o Z L がコーレ ベルとなる。この状態においては、レベル空機回路にお いてノード644eの常圧レベルが絵地電圧レベルのロ ーレベルとなり、MOSトランジスタ644dが導通し ノード644fの雪位はノード637の雪位レベルとさ れる。ノード637の雪位レベルは、チャージポンプキ ャパシタ833のチャージボンブ動作によりその電圧レ ベルが変化する。したがって、このトランスファゲート 643aおよび643bへ与えられるゲート電圧が、こ ージポンプキャパシタ633によりチャージポンプ動作 が行なわれてノード637の電位が上昇したとき、ノー ド637の単位レベルは州カノード638の単位レベル よりも高い(出力トランジスタ636aのしまい値器圧 分ノート637の電位が高い)、トランスファゲート6 43 a および643 bがオン状態とされ、ノード637 および出力ノード638の間に出力トランジスタ636 bが接続される。これにより、ノード637に蘇積され た電荷は出力トランジスタ636aおよび636bを介

166 637から出力ノード638へ高速でかつ効率的に電荷 が伝達され、高電圧VPP'の電圧レベルが高速で熔化 する。 【0271】インパータドライバ632の出力偏号がU

ーレベルとされ、ノード637の電位が低下するとき、 用力トランジスタ636gが導バイアス状態とされ、非 導通状態となる。このとき、またトランスファゲート6 43bが、そのゲート電位が板にトランスファゲート6 43 a および 643 b が導通状態にあっても、出力トラ ンジスタ636bが逆パイアス状態とされて、この出力 トランジスタ636日が非導通状態とされる。またこの とき、トランスファゲート643 bは、そのゲート部位 がドレイン(出力ノード638の間位)よりも低くな り、抵抗素子として作用し、この出力ノード638から 出力トランジスタ638bへ電荷が流れるのを抑制す る。以上のように、図105に示す構成のように、高電 EVPP'が所定電圧レベルよりも低い場合には、1つ の出力トランジスタにより、内部ノード637から出力 ノード638へ需要を供給することにより、出力ノード 638へ伝達される電荷量の伝達速度が渡くなり、出力 ノード638への電荷注入効率が大きくされ、高速で高 無FVPP'を新字標Fレベルへ供給させることができ

[昇圧電圧発生回路615の構成] 図106は、図99

に示す界圧健圧発生回路815の具体的構成を示す図で ある。この図106においては、リングオシレータ61 6の部分の構成を示し、チャージポンプ618の異体的 構成は示していない。このチャージボンプ618の構成 は、その間102ない上間105に示したチャージポン プと同様で、インパータドライパおよびチャージポンプ キャパシタ、および出力用のダイオード接続されたトラ ンジスタおよびクランプ用のダイオード接続されたトラ ンジスタを備える。ここでは、チャージボンプ6:80 電荷供給能力は、固定的に設定されると想定する。 [0272] 図106において、リングオシレータ61 6は、電圧調ノード1に結合され、比較器606の出力 信号に従って電流を供給するpチャネルMOSトランジ スタ610aと、pチャネルMOSトランジスタ610 aと接地ノードとの間に接続されるダイオード接続され のノード637上の銀位レベルに応じて安化する。チャ 40 たnチャネルMOSトランジスタ610bと、電圧搬ノ 一ド1に結合され、それぞれが比較報606の出力供料 をゲートに受けるpチャネルMOSトランジスタ651 a~851eと、pチャネルMOSトランジスタ851 a~651eそれぞれから動作電流を供給される奇数段 のインパータ652a~652cと、インパータ652 a~652eそれぞれに対応して設けられ、対応のイン パータ652ョ〜652。の総付ノードへの故霊領治を 供給するnチャネルMOSトランジスタ653a~65 3 eを含む。MOSトランジスタ653a~653eの して出力ノード638へ伝達されることになり、ノード 50 ゲートは、MOSトランジスタ610bのゲートに総統

【0273】 pチャネルMOSトランジスタ610a は、比較限606の出力保料の常圧していた広にた意味 をMOSトランジスタ610bへ供給する。同様に、M OSトランジスタ651a~651cも、この比較器6 10 0 6の出力信号に応じた電流を電圧器 1 から対応のイン パータ652a~652eへ供給する。MOSトランジ スタ853a~653eは、MOSトランジスタ610 bを流れる診察と同じ大きさの影楽の流れを生じさせる (これらのMOSトランジスタ650bおよび653a ~653bのサイズが同じとき)。また、MOSトラン ジスタ650aおよび651a~651eもそのサイズ が同じであるとする。比較器606の出力信号がハイレ べルのとき、pチャネルMOSトランジスタ610aお よび651a~651eを流れる電流器は小さいかまた 20 はほとんど生じない。同様に、MOSトランジスタ81 O bは、MOSトランジスな610gから雷波を保护さ れ、このMOSトランジスな610aを流れる電流と図 じ大きさの電流の流れを生じさせる。したがって、MO Sトランジスタ653a~653eにおいても、MOS トランジスタ651a~651eと同じ大きさの電流が 流れる。したがって、この状態においては、インパータ 652a~652eは、その動作管理が解めて小さいか 生たはほとんどなく、まわめて低速で動作し、このイン バータ652eから出力されるクロック研究側波動は今 30 わめて小さいか、またはほとんど発散動作が行なわれな い。この状態においては、チャージポンプ618は、ほ とんどチャージボンプ動作を行なわないか、またはきわ めて緩やかなチャージボンブ動作を行なっている。この 比較器808の出力信号がハイレベルのときは、高質圧 V P Pの電圧レベルが高い状態にあり、ドライブ素子を 介して高圧線600から別の高圧線602へ電流を供給 する必要のないときである。したがってこの状態におい ては、リングオシレータ616の発振周波数をきわめて 低くし、昇圧電圧発生動作を停止させるかまたはきわめ 40 て緩やかに動作させる。この状態は、また比較器606 が動作タイミング保号ENが非新性状態において非新性 作時においては、比較図606の形力信号は延ば雲圧薬 レベルのハイレベルにあり、MOSトランジスタ610 $a および651a \sim 651b はほぼオフ状態にあり、リ$ ングオシレータ 6 1 6 の発振動作は停止される (動作電 流の供給が行なわれないため)。

無において、財産器の6の出力用やのしてががます。 し、応じてMOSトランジスを610。点とはできる11。 できる1を支援れる間由性が出し、応じてMOSトランジスを610。ためではできる32~85。を設れる器 達が掘出する。インバークの52~9~82~00所では 送が掘出する。これにより、インバークの52~90所では されるウェック目の研究を使用し、これを70~90円では では、10~90円では、10~90円では、10~90円では 61を分かった。10~90円では、10~90円では、10~90円では、10~90円では 61を分かった。10~90円では、10~90円では、10~90円では 10~90円では、10~90円では、10~90円では、10~90円では 10~90円では、10~90円では、10~90円では 10~90円では、10~90円では、10~90円では、10~90円では 10~90円では、10~90円では、10~90円では 10~90円では、10~90円では、10~90円では 10~90円では、10~90円では 10~90円では、10~90円では 10~90円では、10~90円では 10~90円では 10~90円で 10~90円で

166

所を主席して、第1の高型指令の0~気持や物化、 この高速でリア・砂酸に小砂を上昇を含。この一部の場所により、真理ビアトを行いていませる。気配 新の場所により、真理ビアトを行いていませる。気型ビアトア・のまでを 素子607 (図909) まかしてが定世に小い心を まずる4点。また、リングオシレータ10 はおよびチャー ジボングラ18の部件加工能として、祖正派ノード12。 またチャージボングに対ける時間が、アドウラシンで総 またチャージボングに対ける時間、アドウラシンで総 を含くすることかできる。この共産組工等建設ドンドア を発信することができる。この共産組工等建設ドンドア を発信することができる。この共産組工等と関係と

【0275】 [昇圧電圧発生回路の他の構成] 第107

は、図99に示す界圧電圧発生回路の他の構成を示す図

である。図107に示す構成においては、第1の高電圧 VPPおよび第2の事業圧VPP'のいずれの電圧レベ ルの変動が輸出されてもよい。図107において、毎日 電圧発生同路は、高電圧接660(第1または第2の高 電圧線)の電圧レベルを輸出するレベル輸出数670 と、このレベル検出器670の検出信号に応答して、そ の発振周波数が変化するリングオシレータ680を含 む。リングオシレータ680の出力信号は図示しないチ ャージボンプヘチャージボンブ動作綵動用のクロック側 号として与えられる。レベル検出路670は、一例とし て、3つの電圧レベル検出部672,674および67 6を含む。第1のレベル検出部672は、高電圧ノード 660に直列に接続される、それぞれがダイオード接続 されたnチャネルMOSトランジスタ672aおよび6 72bと、MOSトランジスタ672bと接地ノードと の間に接続される領接票672cと、電圧減ノード1に 結合されて智道を供給する習治別672 dと、常液原6 7.2 付からの雷達を受けかつそのゲートがMOSトラン ジスタ 67 2 bのゲートに接続される nチャネルMOS トランジスタ672eと、MOSトランジスタ672e レ接触ノードンの間に接続される領接所 6.7.9 f を含 む。電流異672 cおよび672 fの電流供給量は、電 流派672dの供給する電流よりも大きくされる。 【0276】第2のレベル検出部674は、高量圧ノー 綴されたnチャネルMOSトランジスタ674a~67 4 c と、MOSトランジスタ674cと接地ノードの間 に接続される電流隊674dと、電圧隊ノード1から電 流を供給する電流原674eと、電流服674eから電 流を供給されかつそのゲートがMOSトランジスタ67 4 cのゲートに接続される nチャネルMOSトランジス タ674fと、MOSトランジスタ674fと接続ノー Fとの間に接続される電流流674eを含む。電流流6 74eの電流供給量は、電流距674dおよび674f それぞれの電流供給量よりも小さくされる。第3のレベ 10 ル検出器676は、高電圧ノード660に直列に接続さ れかつそれぞれがダイオード接続されたnチャネルMO Sトランジスタ676a~676dと、MOSトランジ スタ676 dと接換ノードとの間に接続される電流混ら 76eと、電圧返ノード1に統合され、電圧減ノード1 から電液を供給する電流薬6761と、電流薬6761 から電流を供給されかつそのゲートがMOSトランジス タ676dのゲートに接続されるnチャネルMOSトラ ンジスタ676gと、MOSトランジスタ676gと接 地ノードとの間に接続される電流流676 hを含む。第 20 ※原676fの供給雷池療は、電液原676eおよび66 7.6 hの間薄供給療よりも小さくされる。 レベル輸出器 670のレベル検出信号は、信号線673.674およ TFR 7 5 Fに伝達される。

【0277】リングオシレータ680は、電圧源ノード 1とノード682dの間に配置されるダイオード接続さ れたロチャネルMOSトランジスタ681aと、ノード 682 dに互いに共列に接続され、かつそれぞれのゲー トが信号網673、674および675に接続されるn チャネルMOSトランジスタ682a 682bおよび 30 ベルトなる。 682cと、MOSトランジスタ682a~682cそ れぞれと接地ノードとの間に直列に接続される電流原6 83a、683b、初よび683cを含む。リングオシ レータ680は、さらに、電圧楽ノード1と始終ノード の間に直列に接合されるpチャネルMOSトランジスタ 884 a と、ロチャネルMOSトランジスタ884 bを 含む。MOSトランジスタ684aは、そのゲートがM OSトランジスタ681aのゲートに接続される。MO Sトランジスタ884bは、そのゲートおよびドレイン が相互接続される。リングオシレータ680は、さら に、奇数段の維列接続されるインパータ885a. 88 5 b. 685 c. 685 dおよび685 e と、電子調ノ ード 1 に結合されかつそのゲートがMOSトランジスタ 884aのゲートに接続され、それぞれ対応のインバー タ685a~685eへ充電電流を供給するpチャネル MOSトランジスなおおおおっておおおっと、インバーな 885a~885eそれぞれと接地ノードとの間に配置 され、かつそのゲートがMOSトランジスタ684bの ゲートに接続されるnチャネルMOSトランジスタ68

168 含む。インパータ685a~685eは、動作時におい てリングオシレータを構成する。次に、動作について説 明する。

【0278】第1のレベル輸出器672は、高電圧ノー ド660の間圧レベルが第1の所定債(間流流872c の操作する常圧とMOSトランジスタ672aおよびf6 72 bのしまい情間圧の和) 以上となったときに調消す る。以下の影明において、影明を簡単にするため、雷治 源672c, 674d, 676eは、電圧VT以上の戦 圧が与えられたときに作動状態とされるとする。またM OSトランジスタのしきい値電圧はすべてVthである とする。第1のレベル検出器672では、高常圧ノード 660の銀圧レベルがVT+2・Vth以上のとまに、 MOSトランジスタ672aおよび672hが傾消し て、この経路に雷波が流れる。内じてMOSトランジス タ672eが導通し、電流漂672dから供給される電 流を、電流源672 fが駆動する電流量に従って放電す る。電流源672 fの故電電流量は、電流派672 aが 与える電流電よりも大きい。したがって、この場合に は、信号線673上の電圧レベルはローレベルとなる。

一方、高雪圧ノード660の雪圧がVT+2・V t hよ りも小さい場合には、このMOSトランジスタB72a および672bは非導道状態とされ、これらのMOSト ランジスタにおいては電流は流れない。応じて、MOS トランジスタ672eにおいても電流は流れない(MO Sトランジスタ672eのゲート間位は、MOSトラン ジスタ6726のゲート電位と同じであり、電流が流れ ない場合、ローレベルである)。したがって、併号摘6 7.3 上の雪位は雲池振ら7.2 dにより空雪されてハイレ

[0279] 第2のレベル検出器674においては、高 電圧ノード860の電圧レベルがVT+3・Vthのと きに、信号線674の整位がローレベルとなり、高信圧 ノード880の製位がVT+3・Vthよりも低い場合 にはハイレベルとなる。第3のレベル輸出服务76にお いては、高電圧ノード660の電圧レベルがVT+4・ Vth以上のときに電流の流れが生じ、信号級675上 の電位がローレベルとなり、高電圧ノード660の電位 がVT+4・Vthよりも低い場合には、環境源676 の 「により充業されてハイレベルとなる。リングオシレー タ680においては、MOSトランジスタ682a~6 82cが信号線673~675 Fの電位に応じて選択的 に導通状態とされる。すなわち、信号線873上の電位 がすべてハイレベルのとき、すなわち高電圧ノード88 Oの電圧がVT+2・Vthよりも低い場合には、MO Sトランジスタの8クローの82ヶがすべて塩湯1、雪 減薬683a~683cによりMOSトランジスタ68 1 a に大きな電流が流れる。一方、信号線 6 7 3 ~ 6 7 5上の電位がすべてローレベルのときには、すなわち高 7a, 687b, 687c, 687dおよび687eを 5D 電圧ノード660上の電圧がVT+4・Vth以上のと (88)

160

まには、MOSトランジスタ682a~682cがすべ で非導道状態とされ、MOSトランジスタ681aには 雷流は流れない。

「02801 MOSトランジスタ684ヵ対比所686 a~686eは、MOSトランジスタ681aとカレン トミラー回路を構成しており、このMOSトランジスタ 681aに流れる電流に対応する大きさの構造の流れを 生じさせる。MOSトランジスタ684bは、MOSト ランジスタ684 a を流れる電流と同じ大きさの電流の 流れを生じさせる(間一サイズのとき)。広じてMOS 10 トランジスタ687a~687eにおいても、MOSト ランジスタ684bを流れる電流と同じ大きさの電流が 流れる(同一サイズのとき)。MOSトランジスタ68 6a~686eおよび687a~687eは、インバー タ685a~685eの動作型液能を決定する。 したが って、MOSトランジスタ681aを流れる雷流が大き いとき、すなわち高質圧ノード660の電圧レベルが低 いときには、インバータ685a~685eは大きな動 作能流が供給され、高速で動作する。応じてこのリング オシレータ680の出力するクロック信号の周波数が高 20 くなり、チャージポンプ (図示せず) が高速でチャージ ポンプ節作を行なう。一方、MOSトランジスタ681 aを流れる間流筒が小さくなるかまた全く流れない場合 には、高電圧ノード660上の電圧が高い場合であり、 この状態においては、インパータ685a~685eの 動作電流は小さく、インパータ685a~685eは動 作を停止するかまたはきわめて低速で動作する。応じ て、チャージポンプは、チャージポンプ動作による電荷 供給をきわめて緩やかに行なうかまたはその動作を停止 させる。

【0281】上述のような構成により、高電圧ノード6 60の電圧レベルに応じてリングオシレータの発振器被 数を調整することにより、高速でこの高電圧ノード66 0の単位レベルを所定単位レベルに復帰させることがで きる。また高電圧ノード660の電圧レベルが高くされ て高速動作が要求されない場合には、その動作電流を中 なくすることにより応じて消費留流も低減することがで 含る。

「毎円電圧発生回路の姿更例2] 関108は、関99に 元寸屋圧保圧発生回路610または615の夜季碗の縄 40 収を元す間である。関108に元寸増ポビおいては 座 107に示す構成と異なり、リングオシレータを構成す るインパータの動作電流を与える駆動電流流690は、 後に示すレベル検出器からのアナログ的に変化する影響 信号により、その経動電流量をアナログ的に変化させ る。これにより、高電圧ノードの電圧レベルに応じてア ナログ的にリング発展の国演費を変化させる。この関 108において図107のリング発振器と対応する部分 には同一参照番号を付し、その群組説明は省略する。関 109は、関108に示すリングオシレータの動作電流 50 電流が給力を有しており、そのゲートソース開催位がそ

を調整するための信号を出力するレベル検出器700の 構成を示す図である。図109において、レベル検出器 700は、本質圧ノード660の常圧しべんに広じてそ の電流値が変化する低下電流IBを供給する低下電流派 702と、常時一定の電流を供給する一定電流派704 と、低下間達滅702および一定間接減704の出力係 号を合成(引算)して関108に示す解動製消額690 の流れる電波量を調整する信号VTを出力する引擎同路 706を含む。

[0282] 低下電接頭702は、常圧闸ノード1に接

170

続されるカレントミラー回路を構成するpチャネルMO Sトランジスタ702aおよび702bと、MOSトラ ンジスタ702aから電流を供給されるnチャネルMO Sトランジスタ702cと、MOSトランジスタ702 bから電流を供給される、抵抗接続されたnチャネルM OSトランジスタ7 O2 d.P. MOSトランジスタ7 O 2 c と締飾ノードとの際に締締され そのゲートに窓管 圧ノード660上の信号を受けるnチャネルMOSトラ ンジスタ702eを含む。MOSトランジスタ702d のゲートはMOSトランジスタ702cのゲートに接続 される。MOSトランジスタ702cの電流供給力(6 またはチャネル幅)はMOSトランジスタ702dのチ れよりも十分大きくされる。また、MOSトランジスタ 702aはそのゲートとドレインとが相互接続される。 一定電流表704は、電圧派ノード1に結合される、カ

704 aから電流を供給されるnチャネルMOSトラン ジス704dと、MOSトランジスタ704bと接地ノ 30 ードとの間に接続される抵抗接続されたnチャネルMO Sトランジスタ704cと、MOSトランジスタ704 dと接地ノードとの間に接続される抵抗素子704eを 含む。MOSトランジスタ704aのゲートとドレイン は相互接続される。MOSトランジスタ704dの電流 供給難は、MOSトランジスタ704cのそれよりも十 分大きくされる。

レントミラー回路を構成するpチャネルMOSトランジ

スタ704aおよびと704bと、MOSトランジスタ

[0283] 引護経路708は、常圧※ノード1に結合 され、そのゲートがMOSトランジスタ704gおよび 704bのゲートに接続される pチャネルMOS トラン ジスタ706aと、ロチャネルMOSトランジスタ70 6 aから環境を供給され、一定の資液 [Cを引抜くnチ ナネルMOSトランジスタ706cと、MOSトランジ スタ706aと接頭ノードとの間に接続され、かつその ゲートがMOSトランジスタ702cおよび702dの ゲートに接続される n チャネルM O S トランジスタ 7 O B bを含む。次に動作について説明する。一定電流源7 の 4 においては、MOSトランジスタ704 c がMMが返 城で動作し、そのドレイン電流1は、2乗特性で表わさ れる。一方、MOSトランジスタ704dは十分大きな

のほぼしさい個質圧Vthレベルである。したがって、 この抵抗素子704eには、MOSトランジスタ704 dのソース電位に応じた雷治が流れる。MOSトランジ スタ704dへは、MOSトランジスタ704aから電 流を供給される。MOSトランジスタ704aおよび7 0.4 hはカレントミラー回路を構成している。したがっ て、このMOSトランジスタ704dを流れる電波のミ ラー電流がMOSトランジスタ704bおよび704c を介して流れる。最終的に、MOSトランジスタ704 cへは、

Id=8 (Vgs (704) -Vth) 1

で表わされる構造が流れる。 Vgs (704) はMOS トランジスタ704cのゲートーソース開発圧である。 抵抗素子704eを介して流れる電流は、したがって、 I = (Vgs (704) - Vth) /R (704e)で表わされる保液が流れる。ただし、R(704e)は 抵抗704eの抵抗症を示す。最終的に、MOSトラン ジスタ704ヵおよび704bのサイズが同じであれ ば、Id=Iとなり、MOSトランジスタ704eのゲ ート信位が一定となり、この一定単位Vgs (704) 20 と抵抗704eの抵抗値R (704e) で与えられる電

流が流れる。 [0284] 低下電流道702においては、この一定面 治療704の抵抗704の代わりに、そのゲートが高 **電圧ノード660に接続されるMOSトランジスタ70** 2 e が粉行られる。したがって、このMOSトランジス タ702eのチャネル抵抗が高電圧ノード660の電圧 レベルに応じて変化する。したがって、この場合におい ては、同様の動作から、低下電流流702からは、高電 圧ノード660の電圧レベルに応じた電圧 | Bが流れる 30 (ここで、MOSトランジスタ702dとMOSトラン ジスタ706トはサイズが同じであるとする)。 高銀圧 ノード660の電圧レベルが高くなれば、MOSトラン ジスタ702eのチャネル抵抗が低くなり、応じてこの 低下電流IBが増加する。一方、高電圧ノード660の 単圧レベルが低下すれば、逆にMOSトランジスタ70 2 e のチャネル抵抗が大きくなり、低下雷波 I Bが低下 する。引算回路706においては、MOSトランジスタ 708aを介して一定雷波派704により決定される大 きさの保液 I Aが流れる。この保液 I Aは、一定値である。 る。この一定電流IAがMOSトランジスタ706bお よび708cを介して流れる。このMOSトランジスタ 706bおよび706cを介して流れる電流 | Bおよび ICは、IA=IB+ICの関係を満たす。したがっ て、低下電流 | Bが増加すれば、定電流 | Cが減少し (VTが低下し)、逆に低下常流 IBが減少すれば定常 流ICが増加する(VTが増加する)。この定電流IC は、駆動僧法測690を構成するMOSトランジスタを 介して流れる。したがって、この図108に示す解析器

雷流量を高部圧ノード660の常圧レベルに広じて調節 することができ、広じてリングオシレータの発展活動 を顕微することができる。

【0285】すなわち、四110に示すように、高電圧 ノード660の電圧が一定値以上となったとき、各MO Sトランジスタが導通し、各回路部分において間前が流 れ、一定物流 I Aが流れる。低下電流 I Bは布雷圧ノー ド660の電圧(VPPまたはVPP')の電圧レベル

が上昇するにつれて潜加する。 定雲液 I F (I C) は、 10 その一定暗波 I A と低下電流 I B の差で表わされるた め、この縦圧ノード660の高電圧(VPPまたはVP P') の電圧レベルの上昇に従って減少する。これによ り高電圧を発生するためのリングオシレータの発扱部後 数を高端圧の端圧レベルに応じて伝くすることができ る。なお、このMOSトランジスタ702cのゲートへ は、図9.9に示す比較現6.0.6の出力信号と相談な出力 信号が与えられるように構成されてもよい。または、こ のMOSトランジスタ702eにpチャネルMOSトラ

ンジスタを用い、この pチャネルMOSトランジスタの ゲートへ回99に示す比較器606の出力信号が与えら れるように構成されてもよい。またこの回108および 図109に示すリングオシレータの発展療法数を顕整す る構成は、一般に、動作管派管圧の低下助に、その発振 間被数が高くかるような様常に適用されてもよい、さら に、この図109に示す電圧添ノード1へは、外部電源 電圧でなく、内部電流電圧が与えられてもよい。

[0286]以上のように、この発明の第22の実施例 の構成に従えば、第1の高電圧から実際の負荷団路が停 用する第2の高電圧を発生する回路構成において、この 第1または第2の高電圧変動時に昇圧電圧発生回路の駅 動力を大きくするように構成しているため、安定な高電 圧を負荷回路へ供給することができ、応じて負荷回路を 安定に動作させることができる。なお、第22の実施例 の構成においては、電源電圧から高電圧を発生し、次い で第2の高爾圧を発生する構成としている。しかしなが 5、電源電圧から一旦、別の電圧レベルの電圧を生成 し、この別の電圧レベルの電圧から必要とされる電圧を 発生する回路に対してこの第22の実施例の構成は、す ペア適用可能である。

[実施例23] 図111は、この発明の第23の実施例 である内部電源電圧発生回路の構成を概略的に示す図で ある。関111において、内部電流管圧発生回路は、基 準備圧Vre [を発生する基準銀圧発生回路710と 複数の負荷回路7 a ~ 7 c それぞれに対応して分物配置 され、基準電圧伝達線720を介して伝達される基準器 圧Vrefに従って内部電源線725へ内部電源管圧を 伝達する複数のドライブ素子730a~730cを含 む。ドライプ素子730a~730cの各々は、nチャ ネルMOSトランジスタで構成され、ソースフォロア酸 近原690の流れる電流を高電圧ノード660の流れる 50 様で動作し、電圧原ノード1から内部電道線725へ電 流を供給し、この内部電道線725上の影響電圧をVr ef-Vthの常圧レベルに網符する。

【0287】基準常圧発生回路710は、電圧派ノード 1 ヘ与えられる常圧よりも高い電圧レベルの昇圧電圧を 発生する界圧電圧発生回路712と、昇圧電圧発生回路 7 1 2 に結合されて一定の電流を供給する定電流展 7 1 4と、定電流源714と接地ノードとの間に接続される 抵抗素子716を含む。この基準課圧発生回路710に おいて、昇圧電圧発生回路712が設けられているの は、基準部圧Vrefとして、内部需要線725トの内 10 部電源電圧よりもドライプ素子730a~730cが有 するしきい値電圧だけ高い電圧を発生するためである。 ドライブ索子730a~730cは、ソースフォロア盤 様で動作し、内部電源線725上の電影器位が低下した 場合には、電圧源ノード1から間池を供給し、この内部 僧淑娘725 Fの僧位レベルを F昇させる。 負額回路7 a~7 cそれぞれに対応してドライブ表子が設けられて いるため、内部管道線725に対する電流保給力を大き くし、応じて内部電源線725における配験抵抗等に起 図する質圧低下を抑制する、東き負額回路での~7ヶ子 20 れぞれに対応してドライブ素子730a~730cを配 置することにより、ドライブ素子730a~730cと 負荷回路7 a~7 cの間の距離が続くなり、応じて電圧 変化の配線抵抗および配線容量による遅れを補償するこ とができ、高速で負荷回路7a~7c動作時における電 圧変化に対応してドライブ素子730a~730cによ り内部電源線725へ電圧源ノード1から電流を供給す ることができ、応答特性が改善される。なお、ドライブ 素子730a~730cの動作については、内部電影線 7 2 5 の間位が低下したとき、ドライブ素子 7 3 0 a ~ 30 730cのゲート電位が等価的に上昇し、応じてそのド レイン電流が増加し、内部電源線725の電位低下が筋 トされる.

【0288】 [変更例] 図112は、この発明の第23 の実施例の変更例の構成を示す図である。この図112 に示す構成においては、基準電圧発生回路710は、外 部電楽電圧を受ける電圧薬ノード I から基準電圧V r e 「を発生する。昇圧電圧発生回路712は用いられてい ない。この場合、ドライブ素子730a~730cを構 O Vとするか、または低しきい値電圧のMOSトランジ スタが用いられる。ドライブ素子730a~730cと してデプレーション型のMOSトランジスタが用いられ てもよい。内部電源電圧VCIとドライブ素子730a ~730cを構成するMOSトランジスタのしまい信置 FVthから基準質FVrefの常位レベルが決定され る (VCI+Vth=Vref)、この図112に示す 構成においては、昇圧電圧発生回路712は用いられて いないため、この旅準電圧発生回路における消費電流を 無震圧発生回路の構成を、たとえば半導体配情妨碍に後 用した場合、ドライブ変子を駆動する比較扱および幕圧 電圧発生回路の両者が用いられていないため、低消費電 液特性を備える半導体配位装置を実現することができ る。特に、パーソナルコンピュータなどの電池駆動型コ ンピュータにおける記憶装置として用いられる半導体メ モリに適用される場合、データ保持モードなどにおいて の調査部力を大幅に低減することのできる内部需須留圧 発生同誌を宇宙することができる。

174

【0289】なお、図111および図112の構成にお いて、内部電影線725は、負荷回路7a~7cそれぞ れに対応して互いに分離される分割内部電源線が用いら れてもよい。 「実施例24] 図113は、この発明の第24の実施例

である内部高速電圧発生回路の構成を示す図である。図 1 1 3において、内部管領電圧発生回路は、買いに常圧 レベルの異なる基準電圧VRaおよびVRbを発生する 基準電圧発生回路740を含む。この基準電圧発生回路 740は、電源電圧(内部および外部電源電圧両着)よ りも高い意圧レベルの昇圧電圧を発生する昇圧電圧発生 E稿742に結合され、一定の電流を供給する定電流測 744と、全整強要744と接換ノードとの間に専列に 総鍵される抵抗変子7.4.5 および7.7.4.6 を含む、学療液 順7 4 4 と抵抗素子7 4 5 の物語ノードから基準像圧V R a が出力され、抵抗素子7 4 5 と抵抗素子7 4 6 の接 親ノードから基準電圧VRbが出力される。基準電圧V Raが、定電流照744が供給する電流と抵抗素子74 5 および7 4 6の合成抵抗値とにより決定される電圧レ ベルを有し、基準管圧VRbは、定管注照7.4.4が供給 する電流値と抵抗素子746の有する抵抗値とにより決

【0290】内部電源電圧発生回路は、さらに、複数の 負荷回路7a~7cそれぞれに対応して配置され、基準 電圧VR bに従って電圧測ノードIから内部電道線72 5へ電流を供給するnチャネルMOSトランジスタで構 成されるドライブ素子730a~730cと、常圧巡ノ ード1に結合される一方導道ノードを有しかつこのゲー トに基準電圧VRaを受けるnチャネルMOSトランジ スタで構成されるドライプ素子750 a および750 b 成するnチャネルMOSトランジスタのしきい値能圧は 40 と、ドライブ素子750aおよび750bと直列に接続 され、動作タイミング信号EOaに応答して導通するn チャネルMOSトランジスタで構成されるスイッチング トランジスタ752aおよび752bを含む。動作タイ ミング信号EOaは、図76および図77に示す動作タ イミング値号EQaと同様である、負荷回路7a~7c の芸件化論の所定期間ハイレベルの活件状態とされる。 次に動作について簡単に形明する。動作タイミング信号 EQaの非活性化時、スイッチングトランジスタ752 aおよび752bはともに非導通状態であり、ドライブ 大幅に低減することができる。したがって、この内部間 50 素子750a および750bと内部間道線725の間の

定される電圧レベルを有する。

増流経路は遮断される。この状態においては、ドライブ 素子730a~730cにより、内部電源線725上の 電圧レベルは、基準電圧VRbとドライブ素子730a ~730cのしきい値像圧とで決定される電圧レベルに 役定される。負荷回路7a~7cが動作する前の所定期 間動作タイミング信号EOaが芸件が報とされ、スイッ チングトランジスタ752 a および752 b がともに導 通状態とされる。この状態において、ドライブ楽子75 0 a および 7 5 0 b と内部電源線 7 2 5 との間に電流経 路が形成され、内部電源線725上の電圧レベルは基準 10 常圧VRaとドライブ素子750aおよび750hの有 するしきい値間圧とで決定される番圧レベルにト昇す Z.,

[0291] 負荷回路7a~7cの動作時においては、 この衛圧レベルの上昇した電圧が利用されるため、内部 電源線725上の電圧レベルが基準電圧VRb以下に低 下するのを抑制することができ、この内部電道線725 上の電圧レベルを所定の電圧レベルに維持することがで きる。すなわち、負荷回路7a~7cの動作時におい て、この内部電源線725上の電源電圧レベルを基準電 20 FVRaレベルに空で上昇させることにより、この内部 電系線725の蓄積電荷を用いることにより、内部電源 線725の電流供給能力を堪加させ、応じて内部電源線 725における電源電圧のレベル低下を抑制する。これ により、負荷回路7a~7c動作時において大きな雷達 が携費される場合においても、内部電道練725上の雷 原電圧レベルの低下を抑削する。特に、負荷回路7 a~ 7 c それぞれに対応してドライブ素子730 a ~730 c を配置しかつさらに内部電源線725に対し複数のド ライプ男子750aおよび750bを分散配置させるこ 30 とにより、複数のドライブ素子750gおよび750b を介して内部電流線725へ電流を供給することがで き、内部電源線725の配線抵抗および配線容量の影響 を受けることなく、安定に、この内部電源線725上の 電圧レベルを基準電圧VRaレベルに維持することがで 幸る.

【0292】なおこの動作なイミング領導を0ヵほ 命 杭田路7 n の動作前の所定期間のみ活性状態とされるの ではなく、負荷回路7a~7cの動作期間活性放棄とさ れてもよい。以上のように、この発明の第24の家施領 40 の構成に従えば、複数の負荷回路7a~7cの動作時に おいて、内部電源線725上の電圧を高い基準電圧VR a の電圧レベルに充電するように模成しているため、内 部間運輸725の保険供給力が整備的に抵加し、この負 荷四路7a~7c動作時において内部電源線725にお ける電圧低下を抑制することができ、安定に内部電源電 圧を供給することができる。なお、この第23および2 4の実施例において内部電源線725へ伝達される電圧 は、動作電源電圧のみならず、一般に用いられる基準部 圧(たとえば中間電圧)または高電圧VPPであっても 50 層アルミニウム配線層にコンタクト孔764 bを介して

「実施料25]

(89)

よい.

「分散ドライブ孝子のレイアウト1] 図114は、この 発明の第25の実施例による要部の構成を示す図であ る。図114においては、図111ないし図113に示 す分数配置されたドライブ表子730a~730cのレ イアウトを示す。関114においては、1つの負荷四路 に対応して設けられるドライブ電子730を代表的に示 【0293】自荷回路が、自荷回路形成領域7'に形成

される。この負荷回路形成領域7'は、pチャネルMO Sトランジスタが形成されるNウェル760と、nチャ ネルMOSトランジスなが形型されるロチャネルMOS トランジスタ形成領域765を含む。このnチャネルM OSトランジスタ形成領域785は、半導体基板表面の Pウェル内に形成されてもよい。またこの負荷回路形成 領域7'は、トリブルウェル構造を備えていてもよい。 負荷同時形成領域7'に対応して配置されるドライブ数 子730は、新路管圧が伝達されるゲート電報局752 と、信圧ボノード」に接続される第2届アルミニウル配 線層で経収される礼部間回線752と コンタクトモフ 50aおよび750bを介して接続される一方活性領域 と、負荷回路形成領域7'のNウェル760上にわたっ て新在して配置される第2層アルミニウム前線層で構成 される内閣電圧伝達線755にコンタクト刊.750cお よび750dを介して締縛される他方法性領域を含む。 コンタクト孔750 aは、後に説明するが、第2層アル ミニウム配除層よりも下に形成される第1層アルミニウ ム配線層と内部電源配線750とを接続する。コンタク ト孔750bは、この第1層アルミニウム配線層と一方 插性領域とを接続する。コンタクト孔750cは、他方 活性領域と別の第1層アルミニウム配換層とを排続す

る。コンタクトモフ50 dは、この別の第1層アルミニ

ウム配線層を第2層アルミニウム配線層で構成される内

部電圧伝道線755と接続する。ドライブ茶子730の

ゲート幅 (チャネル幅) は内部常圧伝道線755の延在

方向と季度な方向の長さ、すなわち幅と同じ広さを備え

る。十分大きな雷旋供給力をこのドライブ来子は借え [0294] NO=2760KH n++2/MOSE ランジスタが構成される。図114においては、2つの pチャネルMOSトランジスタを代表的に示す。一方の pチャネルMOSトランジスタは、ゲート電板層762 aと、内部電圧伝達線755にコンタクト孔784aお よび765を介して接続される一方活性領域と、コンタ クト孔763aを介してたとえば第1層アルミニウム配 線層で構成される、この負荷回路内の内部配線層に接続 される他方法性領域とを備える。他方のロチャネルMO Sトランジスタは、ゲート電板署762bと、別の第1

接続される一方活性領域と、コンタクト孔763bを介 して図示しない内部配納際に接続する他方活性偏緩とを 備える。このNウェル760内に形成されるnチャネル MOSトランジスタのゲート悩はドライブ末子730の ゲート個よりも十分小さくされている。自然回路形成領 1871における内部領導線の存的費を行からアン共軍車 されるだけであり、設計ルールに従ってそのゲート幅 (チャネル幅) が決定される。負荷回路形成領域7'の nチャネルMOSトランジスタ形成領域765上にわた って、内部間圧伝達線755と平行に第2層アルミニウ ム配線層で形成される、接地ノードに接続される接地線 7 8 8 が配置される。この接地線 7 6 8 の下に、n チャ まルMOSトランジスなが影響される。このカチャネル MOSトランジスタは、一例として、ゲート電極層77 2と、コンタクト孔774および775を介して接地線 768に接続される一方活性領域と、コンタクト孔77 3を介して内部配験 (関示せず) に総誌される値方法件 傾域とを得える。

[0295] 第115は第114に示すラインA-Aに 沿った瞬間線衛を示す関である。関115において、ド ライプ素子730は、P型半導体基板761の表面に形 成された Pウェル751内に形成される。ドライブ妻子 730は、一方活性領域として、このPウェル751音 面に形成されたN型不縮物循端753aを含み、他方法 性領域として、このNウェル751に形成されるN型不 純物領域753bを含む。不純物領域753sは、コン タクト孔750bを介して第1層アルミニウム配線層7 5 4 a に接続される。第 1 層アルミニウム配絵響 7 5 4 aはコンタクト孔750aを介して外部環流射線750 に接続される。他方活性領域753bは、コンタクト孔、30 750cを介して第1層アルミニウム配線層754bに **梭続される。この第1万アルミニウム配線局**754b は、コンタクト7.750dを介して内部管圧伝達練7.5 5に接続される。不能物質或753±および753bの 間のチャネル領域上に図示しないゲート絶縁後を介して 基準電圧伝道線752が配設される。この基準電圧伝達 線752は、低抵抗のポリシリコン配線で形成されても よく、またアルミニウムで専打ちされたポリシリコン配 級層で形成されてもよく、またモリブデンまたはタング ステンなどの窓頭占金属所で構成される多層影響で構成 40 されてもよい。低低抗であれば、その配触抵抗による電 位低下をなくして各所定の電圧レベルの基準電圧を伝達 することができる.

178

ライプ素子730は、Pウェル751内に形成されてい

るが、辛等体整板761表面に直接形成されてもよい。 「ドライブ電子のレイアウト21回116は、ドライブ 妻子の第2のレイアウトを示す図である。図116に示 す構成においては、負荷回路形成領域7'の一方側に沿 って電圧隊ノード1に接続される第2層アルミニウム配 練層で形成される外部電視線780が配設される。ドラ イプ案子730は、この外部電源線780の延在方向に 沿って所定の幅に形成され、かつコンタクト孔7858 および786aを介して外部常派線780に接続される 一方活性領域と、コンタクト孔783aおよび783b を介して基準電圧を伝達する低級抗のたとえば第1層ア ルミニウム配線局で形成される基準管圧伝達線7.8.2 に 接続されるゲート電報用584と、コンタクト孔785 bおよび786bを介して内部電圧伝道線790に接続 される他方話性領域とを備える。この内部電圧伝達線7 90は、負荷回路形成領域7'(負荷回路形成領域7' における pチャネルMOSトランジスタ形成領域)上に わたって配設される第2層アルミニウム配線層で形成メ れる。この第2層アルミニウム配線層で形成される内部 電圧伝達線790の下にpチャネルMOSトランジスタ を形成するためのNウェル760が形成される。関11 6において、このNウェル760に形成される2つのD チャネルMOSトランジスタを代表的に示す。この図!

てのロチャネルMOSトランジスタに対しては、図11 4 における pチャネルMOSトランジスタの参照条分と 同じ参照番号を付し、その詳細説明は省略する。これら の p チャネルMOSトランジスタは内部電圧伝達絵 7 9 0に接続されて所定の電圧を受ける。

[0298] 負荷回路形成領域7'において、この内部 保圧伝達線790と平行に負荷回路形成架線7'上にわ たって第2層アルミニウム配線層で形成される接頭線で 6.8が形成される。この物地線7.6.8の下にロチャネル MOSトランジスタが形成される。このMOSトランジ 10 スタに対しても、図114に示す n チャネルMOSトラ ンジスタと同一の参照各号を付し、その詳細説明は省略 する。この図116に示す配置において、負荷型熱形成 領域7'に形成される負荷回路が、たとえば平導体配備 装置のメモリセルアレイの場合、メモリセルトランジス タのゲート電板がポリシリコンで形成される場合に、こ のポリシリコンゲートの抵抗を要係的に低くするため に、いわゆる「ワード線シャント構造」が用いられる。 ワード級駆動信号を低抵抗の第1層アルミニウム配線層 を介して伝達し、所定の領域で、メモリセルトランジス 20 タのゲート間報を構成するポリシリコンと低級抗のコン タクトを介して物理的に複雑する。このワード線シャン ト機会において用いられる第1層アルミニウム配線層と 同一製造プロセスにおいて、この基準電圧伝達線782 を形成する。これにより、ドライブ素子730のゲート 電報型784として、ポリシリコンなどの比較的抵抗の 高い材料が用いられた場合においても、基準管圧を各ド ライブ素子のゲートへ、 配線抵抗に起因する電圧低下を

伴うことなく伝達することができる。 【0299】また図116に示す配面の場合、負荷回路 30 形成領域 7'の一方側側部に沿って外部電源配線 780 を延在して配置し、この外部電源線780に沿ってドラ イプ素子730の活性領域を形成している。したがっ て、ドライブ電子730のゲート様を十分大きくするこ とができ、安定にこの負荷関路形成領域7'に形成され る自若回路に対し一定の常圧レベルの外部間圧を伝達す ることができる(負荷回路動作時における電流が消費さ れた場合においても、ドライブ素子730の大きな電流 脳動力により、十分余裕をもって動作環境を供給すると とができる)。なお、この四116に示す模式におい て、たとえば第1冊アルミニウム影線層で形成される基 準備圧伝達線782が設けられず、ゲート領極層784 がアルミで裏打ちされたポリシリコン層または高融点シ リサイド層などの伝統状材料が用いられる場合において は、このゲート常板層784が直接基準電圧を伝達する ように組成されてもよい。

「ドライブ走子のレイアウト3] 関117は ドライブ 奏子のさらに他の構成を示す図である。四117におい て、負荷回路形成領域7'内に形成される、pチャネル MOSトランジスタ形成のためのNウェル760の延在 50 低い低抗を有する配納層(高能点金属層を含む多層配換

180 方向に沿って、第2層アルミニウム配線層で形成される 外部電源網800分析できまれる。

【0300】ドライブ素子730は、このNウェル76 0の領域外部に、Nウェル760の延在方向に沿って外 部環源配験800と平面図的に見て重ね合う領域に、形 成される。このドライブ案子730は、たとえば第1層 アルミニウム配納層で形成される拡燃電圧伝染線814

に所定の位置に形成されるコンタクト〒812 a および 812トを介して接続されるゲート電域配線810と 外部距距配線800にコンタクト孔815 a および81 6を介して接続される一方活性領域と、コンタクト孔8 15bを介してたとえば第1層アルミニウム配線層で形 成される内部間圧伝連線820に接続される他方活性質 域とを鍛える。この内部電圧伝達線820は、Nウェル 7 6 0内に形成される n チャネルM O S トランジスタの 一方活件領域にコンタクト利.823(823a, 823) b) を介して接続される。この負荷面路の構成要異であ るpチャネルMOSトランジスタは、それぞれゲート電 極層822 (822a、822b) および図示しない内

部配線にコンタクト孔824 (824a, 824b)を 介して接続される他方括性保域を備える。この外部管派 配練800と平行に、食売回路形成領域7'上にわたっ てたとえば第2層アルミニウム配線層で形成される接地 電圧を伝達する接換線768が配置される。この接換線 768は、Nウェル760の外部の領域に形成されるn チャネルMOSトランジスタ形成領域上に形成される。 負荷回路の構成要素であるnチャネルMOSトランジス タは、この接触線768にコンタクトモ774および7 7.5を介して接続される一方法性領域と、 関示しない内 郎配線にコンタクト孔773を介して接続される他方活 性領域を備える。図117においては、2つのnチャネ

【0301】 この図117に示すように、Nウェル76 0の外部領域に、このNウェル760延在方向に沿って ドライブ素子730を形成することにより、十分大きな ゲート幅 (チャネル幅) を有するドライブ来子を形成す ることができる。またNウェル760に形成されたpチ ャネルMOSトランジスタに対し、第1層アルミニウム 配線層で形成される内部電圧伝流線820を配置するこ の とにより、必要な領域に対してのみ内部常圧伝達線を記 置するだけでよく、内部電圧伝達線820のレイアウト が容易となり、また不必要な部分に対してはこの内部雷 圧伝達線を設ける必要がなく、内部電圧伝達線の占有面 積が低減されて、他の内部配線のレイアウトが容易とな る。またドライブ素子730を負荷回路形成領域7'内 部に形成するため、負荷回路形成領域外部にドライブ株 子を掛ける必要がたく 内部無圧を伝達するための妻子 の占有面積を低減することができる。なお、この図11 7に示す配置においても、ゲート領域配線810が十分

ルMOSトランジスタを代表的に示す。

構造またはアルミニウムで裏打ちされたポリシリコン配 験)が用いられる場合には、基準管圧伝達線814を特 における必要はない。

【0302】以上のように、この発明の第24の実施例 に参えば、負荷回路形成領領が新衛生たは内部に、その課 成別座であるMOSトランジスタのチャネル値とりも十 分大きなチャネル何を有するドライブ素子を配置し、外 部電源配給からこの大きなチャネル幅を有するドライブ 素子を介して負荷回路形成領域内へ内部電圧を伝達する ようにしたため、大きな雷流供給力をもって内部電圧を 10 対応の負荷回路へ供給することができ、安定に負荷回路 を動作させることができる。なお、この実施側2.4 にお ける内部間所伝達練7.5.5 7.9.0 対上758.2.0 上に伝 遠される電圧は動作電源電圧でなく、他の一定の電圧レ ベルが要求される基準電圧(高電圧または中間電圧)で あってもよい。また、食荷田路形成領域7'上に対して のみ内部電圧伝達施が配置されるため、内部電圧が内部 配線抵抗により低下するのを物制することができ、名音 特団数に対し所定の常圧レベルの内部電圧を伝達するこ とができ、各色節目落を間に動作条件で動作させること 20 ができ、装置の信頼性が改善される。

[実施例26] 図118は、この発明の第26の実施例 の構成を概略的に示す図である。図118において、半 導体装置が形成される半導体チップ850 Fに、外部ビ ン協子に物験するフレームリード855からポンディン グワイヤ881を介して外部電源電圧を受け、所定の内 部電圧を発生する電流供給回路860が設けられる。こ の情流供給回路860は、先の実施側において示される ドライプ電子と比較器の構成を備える、内部電源電圧を 発生してもよく、また高電圧VPPを発生する回路であ 30 ってもよい。

【0303】半導体チップ850には、外部装置とのイ ンタフェースをとるための(信号の様号の行かうため の) フレームリード856a~8561が配置される。 これらのリード856a~8561については、指統先 は図面を簡単化するために示していない。半導体チップ 850上に、リードフレームの図118には示さないフ レーム(企型)にポンディング時には支持される、内部 雪圧を伝達するためのフレーム (ダミーリードと称す) 870が粉けられる。このダミーリード870は、たと、前 伝達するがけである。 えばポンディングワイヤ862を介して電流供給回路8 60の出力部に接続される。このダミーリード870 は、半導体チップ850上に形成された負債回路7折倍 領域においてその内部電圧供給ノード864ヘボンディ ングワイヤ863を介して接続される。ここで、図11 8においては、1つの負荷回路7のみを代表的に示す。 ダミーリード870は、外部ビン選子に接続されるフレ 一ムのリードと同じ材料で様成され、減減回路の転を有 している。ダミーリード870は、したがって、アルミ ニウムなどで形成される内部配線よりも、線幅が十分広 50 護鞭であるパッシベーション暦892 aが形成される。

く、また材料も飼およびニッケルなどの低板抗材料が用 いられている。したがって、半導体チャプ850トにわ たって配置されるダミーリード870を用いて電流供給 回路860から負荷回路7近傍にまで電圧/電流を伝達 することにより、電流供給回路860から負荷回路7へ の配線抵抗を大幅に低減することができ、各負荷回路? に対し所定の側圧レベルの内部電圧を伝達することがで さる。またこのダミーリード870は、内部形線層とり ちさらに上層に形成されているため、内部配線に分する

192

レイアウトの影響を受けることなく各負荷田路に対し所 定の確圧レベルの内部電圧を伝達することができる。ま たこの内部電圧を伝達するための内部電圧配線が、ダミ 一リード870で構成されているため、半導体チップ8 5 0上の四路配置により、爆除供給回路860を各負荷 网络に対応して分散配置させるのが困難な場合において 1つの雷波供給回路860から各負荷回路に対し何 ら電圧低下をもたらすことなく一定電圧レベルの内部電 圧を各負荷回路7に対し供給することができる。またダ ミーリード870はその線幅が十分広いため、大きな電 流を流すことができ、1つの電流供給回路860から各 負荷回路7に対し、安定に雷流を供給して、応じて安定 な電圧レベルの内部管圧を供給することができる。 【0304】同119は、同118に示すフレームの形

に接続するマウント台(関示せず)上に配置される。こ のフレーム880へは、半導体チップ850上に形成さ れたポンディングパッドに対応してフレームリード85 6が設けられる。このフレーム(余型)880に対しさ らに、ダミーリード870が固定的に保持される。この 状態で、各フレームリード856およびダミーリード8 7 0に対する必要なワイヤリングが行なわれる。この 後、泰路を用いて封止した後、このフレーム880を切 り難すための金型の打ち抜き工程が行なわれる。この状 盤において、図119において破綻で示すようにダミー リード870が切断される。したがってダミーリード8 7 0 は集體外部に対しては (パッケージ外部) へは欧州 されないため、何ら問題は生じず、パッケージ内部で必 要な電圧レベルの内部端圧をこのダミーリード870が

株の一冊を示す図である。図119において、半導体チ

ップ850はフレーム880に支持されるリード882

[内部配線とダミーリードとの接続位置] 図120は、 内部配線とダミーリードとの接続の一例を示す図であ る。 図120において、電流供給回路860からの内部 電圧を伝達する内部電圧統890は、比較的収が広くさ れた物誌領域890 aにおいて、ポンディングワイヤ8 93aによりダミーリード870に物質される。その内 部電圧線890は、第1層アルミニウム配線層であって もよく、主を無り間アル3二ウムが鎮原であってもよ い。この内部電圧線890上には、半導体装置の最終保 (93)

183

角階間別 アとおいては、同時所を型に伝達機894 は 比較的その個が大きくされた接近間894 において ポンティングワイヤ893 ちを力してダニーリード87 0 に接続される。 たの内部型圧伝達機894 に上には同 級トウンペーシー2番92 ひとが表される。 電金機制 画路80 0 生気帯回路7 の別には、粉燥影895 北平に を打ちるように示される。 ごの発機器を を開発化するために示しているだけであり、この機能 オンメードのから開発を

[0305]上近のように、内容電圧触890および内部電圧を通路89名よび内部電圧を通路89名を力能はかて、比較分割の広い領域890まとしたり、カンディングワイで893まむび893と思いて確実にダミーリード870と指数地が回路850および負割問格7とを相互接続するととができる。

[ダミーリードと内部配線との接続2] 図121に示す 構成においては、接続領域890aおよび894aにお いて、ハンダ層で形成されるパンプ球896aおよび8 98 b がそれぞれ形成される。このパンプ球896 a お よ758965とダミーリード870とが接続される。こ 20 のパンプ試名96aおよだ896hを用いてダラーリー ド870と内部電圧線890および内部電圧伝達線89 4を相互接続する構成は、通常の、フリップチップをパ ンプ球を用いて回路蒸板に直接挨続する表面実验技術と 同様の手法を用いて行なうことができる。なおこのハン ダで形成されるパンプ球896aおよび896hに代え て、たとえば柱状のアルミニウムなどが増殖され、この **堆積されたアルミニウムとダミーリード870とのコン** タクトがとられる構成が用いられてもよい。すなわち、 パンプ球896aおよび896bの位置にアルミニウム 30 層が形成されてもよい。

いては、信号および電源電圧/物金属圧を入出力するためのパッドが平等体ナップ多5の外域原型部項制に配置されている。しかしたがら、このプレームの影響は、単等体チップ85の42世ペイにむたって配置されていてもく、または半等オップ85の中央球に受け、大田が用のおよび国際電圧/大地が出した(リード・オン・チップ)、構造でのフレームであってもよい。

[0308]なお、図118に示すフレームの配置にお

 方側電源フレームリード902が形成される。との電源 フレームリード902と対称的な形状に、フレームリー ド903 (~903)を避むように、助コの宇弘に電源 電圧を伝達する他方電源フレームリード904が配置される。 103071との電源フレームリード902および90

4は、半導体チップ900上に形成された各回路部分へ 電板電圧を伝達するためにポンディングワイヤ902 a および904aを介して内部部施ノード (パッド) に裕 続される。電腦フレームリード902および904を半 導体チップ900上にわたって延在して配置することに より、半導体チップ900トに形成された同路部分に対 1.安字に雷添雪圧を保納するととができる。 出現休子ッ プ900には、さらに、その周辺部に、電源フレームリ ード902から電販電圧を受けてこの電源電圧VCCよ り高い高減圧VPPを発生するVPP発生回路910が 配置される。このVPP発生回路910からの高電圧を 半導体チップ900トに形成された各回路部分へ伝流す るさめに、信服フレームリード902およで904の間 に享受圧用フレームリード (ダミーリード) 920分配 置される。このダミーリード920は、先の回118に 示すダミーリード870に相当する。このダミーリード 920は、VPP発生回路910の高僧圧出力ノードに ポンディングワイヤ912により接続される。このダミ ーリード920は、またボンディングワイヤ913を介 して辛興体チップ900 Pに形成された高電FV PPを 利用する負荷回路の高電圧ノードに接続される。低級抗 のダミーリード920を用いることにより、貸圧降下を もたらすことなく半導体チップ900上に形成された高 電圧を利用する負荷回路すべてに対し安定に高電圧VP

【0308】なお、このポンディングワイヤ912およ

Pを供給することができる。

プタロの上年度されたパッド(RRLはWで争かでき す)にポンディングワイヤロの4±の904」を介して それぞが接続される。これらのフレームリードロの3 −の3の3を創化ように、チップ9の1上にわたって電 が異態にくてを記憶されるかつので型形を載される一の9 アルームリードロの3

(94)

a ~ 903 j および904 よりも上頭のフレームリード 930 a および930 b が用いられる。他の構成は図1 22に示す構成と同じであり、対応する部分には同一参

阻塞昇を付す。 【0309】図123において、半導体チップ900の 一方側のフレームリード902およげ903a~903 e上に形成されるフレームリード (ダミーリード) 93 0 a は、ボンディングワイヤ931aを介してVPP発 生回路910の出力部に接続され、また半導体チップ9 0.0の他方端部において、ポンディングワイヤ932a を介して高常FVPPを利用する負荷同路近傍の豪電圧 ノードに接続される。フレームリード902および90 4の間の領域の上層に飛ばされるダミーリード930ト は、ポンディングワイヤ931bを介してVPP発生回 路910の高電圧出力部に接続され、かつボンディング ワイヤ932bを介して高電圧VPPを利用する負荷回 跡の高端圧ノードに接続される。VPP発生回路910 は、雷薬フレーム902から雷薬電圧を受けて所定の電 FLペルの高質FVPPを発生する。この図123に元 す配管においては、光準体チャブ900トの角熱回路に 20 対し安定に有電圧VPPを供給することができる効果に 加えて以下の効果が得られる。すなわち、フレーム90 2、903a~903iおよび904と問題のダミーリ ドを用いた場合、このダミーリードと内部の負荷回路 との接続位置は、フレーム902、903a~903j および904の形状の影響を受ける(LOC構造の場 合)。このような場合においても、ダミーリードとフレ ームリードとを多層構造とすることにより、辛婆体チッ プ900上の任意の位置に高爾圧VPPを伝達するため のダミーリード930aおよび930bを配置すること 30 ができ、半導体チップ900Fの任意の位置の高電圧を 利用する同路部分へ安定に高電圧VPPを供給すること ができる。

[0310] 図124は、上層のダミーリードと下層の フレームリードとの配置を示す回である。図124 (A) においては、ダミーリード930とそのフレーム 903(902または904)との間は中空構造とされ る。関示しない枠にこれらのリード930および903 (902または904) は保持されており、特に問題は 生じない。関124 (B) においては、ダミーリード9 40 30と下層のフレーム903 (902または904) の 間にたとえばポリイミドである高分子絶縁材料または丁 AB (テープ・オートメティッド・ボンディング) など において用いられる絶縁性のテープ (フィルム) で構成 される絶縁勝935が配置される。確実にダミーリード 930とフレーム903 (902または904) との納 級性を維持することができる。変た、ダミーリード93 0はフレームリード903の下層に形成されてもよい。 たおこのダミーリード930aおよび930b トを伝達

ベルを必要とされる基準電圧(内部高圧電圧または中間

電圧)であってもよい。 【0311】 「変更何2】 図125は、この発明の第2 7の実施制の第2の変更別の場成を示す図である。図1 25において、半導体チップ940の長辺短円限に、配 置されたパッドそれぞれと対応して信号人出力のための

2 5 において、平等体チップ 9 4 (0 や 記切削削に、 配 整されたパッドでおけた以前に「中間り入出りのための フレームリード9 5 4 a ~ 0 5 4 1 が配置される。これ らのフレームリード9 5 4 a ~ 0 5 4 1 はをれぞれがある。 のパッドにボンディングワイヤを介して接続される。半 番棒チップ9 4 0 上金部にたたって、電器単ビりこを に論するための間変プレームリード9 5 2 位、接吸のループを 発達するようは、一大方面(第1 2 5 2 がルモデカ)には、 大型するように、一大方面(第1 2 5 2 がルモデカ)には、 大型するように、一大方面(第1 2 5 2 がルモデカ)によっ

びる勢分と他方向(図128の無人方向)に延合する 軽分とをする。第3アンルムリード952の、糸ルー が削払終行系規定を対す、完全機能である。この電列フ ルームリード952に、電野フレールリード952 から延縮単立を対すて耐かの能圧レイルの外回能に受か まする料学施工を受か了に対して対している。 ためのダスーリード960が変化し、複数のプート である。第3アンルールリード952が終亡する。 のに関いているがあれた。 である。第3アンルールリード952を対象でする。 である。第3アンルールリード952を対象でする。 である。第3アンルード952を対象でする。 下部的は、東マンルード952を対象でする。 下部的は、加工・ドラシャンディングライヤをか いて、電景プレールード952を対象がメングアイヤをか に、であるが、エールード952を対象が表しまっした。 ののためでは、アンディングアイヤをか に、アンディンのよりを対象がある。

び962を用いて電気的コンタクトが形成される。半導 30 妹チップ940上形成された回路部分すべてに対し安 定に電源電圧を供給することができるとともに、一定の 種圧レベルの内管電圧を伝達することができる。

 圧線 1 0 0 0 は、寄生容量を有しており、この内部電圧 発生回路 1010からの内部無圧レベルにその信仰レベ ルが決定される。内部電圧発生回路1010は、電圧源 ノード | に結合され、一定の電流を供給する定電流派 1 0:1と、定電流源10:1と接地ノードとの間に接続 される抵抗妻子1012を含む、抵抗妻子1012は 定電流派1011から与えられる電流「に従って内部電 圧を発生する。この内部電圧発生回路1010が発生す る内部電圧は動作電源電圧、半導体記憶装置においてブ リチャージ時に利用される中間管圧、または必要とされ 10 る基準管圧いずれであってもよい。

【0313】内部電圧線1000に対し、複数の互いに 分離されるサブ内部常圧線1002a 1002b 1 003c、…が配質される。これらのサブ内部取圧線1 002a~1003c, …それぞれと内部程圧線100 ○との際に溶断可能なリンク素子1004a、1004 b. 1004c. …が配置される。このサブ内部電圧線 1002a~1003c, …は、それに投続される負荷 回路の機能に応じて配置されてもよく、また半導体チッ プトでの角部回路の位置に応じて配置されてもよく。 ま 20 た後にその一例を示すが、半導体配位装置のメモリプロ ックのように、1つの機能単位となるプロックごとに設 けられてもよい。製造工程時においては、パーティクル の混入などにより、サブ内部電圧接1002bと接触線 1015の間にショート (抵抗Rsで示す) が発生する 場合がある。この場合、短終抵抗Rsの抵抗値が比較的 大きく、サプ内部電圧線1002b上の電圧を所定値レ ベル以上に保持することができる場合であっても、基準 電圧発生回路1010は、そのサプ内部電圧線1002 する必要がある。またこの短絡抵抗R s の抵抗値が小さ い場合には、このサプ内部電圧線1002h Fの電圧レ ベルが低下し、応じて他の内部電圧線1002a, 10 03c, …上の電圧レベルが低下し、半導体装置が正常 に動作しなくなることが生じる。そこで、リンク素子1 004 bをたとえばレーザブローにより溶新し、このサ プ内部電圧線1002bを内部電圧線1000から分離 する。これにより、サプ内部電圧線1002a, 100 3 c, …は、この短絡抵抗R sの影響を受けることな 0 1 0 から受けることができる。また内部電圧発生回路 1010は、この短絡抵抗Rsによる消費電流増加を生 じることがなく、安定に一定の電圧レベルの内部電圧を 発生オスアンができる [0314]なお、電圧派ノード1は、外部電影電圧で

はなく、内部常規管圧であってもよい。

「変更例1] 図127は、この発明の第28の事業額の 変更例の様成を示す図である。図127に示す構成にお いては、サブ内部電圧線1003a~1003c, ~そ カデカに対応して導通修会応のサブ内需要圧縮を内需要 Sn 受発機能と回路のローレベルの信号が出力される。した

圧続 1 0 0 0 に接続する p チャネルM O S トランジスタ でそれぞれが構成されるスイッチング数子1020g. 1020b, 1020c, …が設けられる。スイッチン グ素子1020a~1020c, …それぞれに対応し て、これらのスイッチング素子10202~1020 c. 一の導道/非導道を制御するための信号を発生する プログラム回路1025a, 1025b, …が配置され る。図127においては、2つのプログラム同路102 5 a および1025 bを代表的に示す。プログラム回路 1025 a および1025 bは、同じ構成を備え、各々 は、電圧弾ノードIに接続される一方導通ノードと、接 地ノードに接続されるゲート電極と、リンク索子103 1多介1、不何可線1035に総称される他方蔵者ノード とを有する pチャネルMOSトランジスタ1030と、 信号線1035に接続される一方導通ノードと接地ノー ドに締練される他方導派ノードと接頭雷位に接続される ゲート常板を有する nチャネルMOS トランジスタ10 32と、信号線1035上の電位を反転するインバータ 1033と、インパータ1033の出力信号に従って選 抑的に信号線1035を接換ノードへ接続するカチャネ ルMOSトランジスタ1034を含む。次に動作につい

て説明する。 [0315] 姻終抵抗Rsが何ら存在しない場合におい ては、プログラム回路1025aおよび1025bにお いては、リンク素子1031は導通状態(非常断状態) とされる。この状態においては、信号線1035上の電 位がMOSトランジスタIO30によりハイレベルに充 策され、応じてインパータ1033の出力信号がローレ ペルとなる。MOSトランジスタ1034はこのときに bを一定個圧レベルに維持するために大きな電流を供給 3D は非導通状態である。したがって、プログラム回路 1 D 25a, 1025b, …からはローレベルの信号が出力

され、スイッチング素子1020a~1020c, …は すべて導通状態にあり、サプ内部電圧線1003a~1 003c, …は内部電圧線1000に接続され、内部電 圧発生回路1010からの内部電圧を受ける。一方、サ プ内部電圧線1003bに短絡抵抗Rsが存在する場 合、このサブ内総部圧接1003bに対応するプログラ ム回路10256において、リンク素子1031が溶新 される。MOSトランジスタ1030が信号線1035 く、安定な一定要用して小の電圧を内部要圧発生回路! 40 から切り着され、フローティング分類とされる。MOS トランジスタ1032はそのゲート電位が接地電圧レベ ルでありローレベルである。電源投入時の初期状態にお いては、信号線1035は、したがってローレベルであ り、電源投入にしたがって、インパータ1033の出力 信号はハイレベルに立上がり応じてMOSトランジスタ 1034が構造し、このプログラム回路1025bから の出力供与はハイレベルに固定される。プログラム同路 1025 aでは、リンク素子1031は週頃状態にあ り、1.かがってこのプログラム回路1025 aからは正 189 がって、サブ内部電圧線1003bに対して設けられた スイッチング索子1020bのみが表導運貨物とされ、 場路が生じたサブ電圧線1003bに対している 0006切り数まりを、よりに下り転換が対するの影響の

のから切り載される。これにより短線送試R s の影響を 排除し、安定に残りの正常なサブ内部電圧線1003a および1003c, …へ所定の電圧レベルの内部電圧を

供給することができる。

[03]6 サブ州郊田正籍 1033×11033 c. ・および内部電圧器 100 0の間に入り中が少常子を 設けることはり、この型部件主軸においてこの対応の サブル河電道機とメイン内部地圧量とを消費するとき、 リンタ末子商時によれ際した時代との対応の に関立サブル京部世に発した制度とた地域から生にサブ 内部単元後に対している。 では、東京によったが中央。

[変更例2] 図128は、この発明の第28の実施例の 第2の変更例の構成を示す図である。この図128に示 す構成は、図127に示す構成と、内部電圧等生回路1 010に代えて、ドライブ素子2と比較限3で構成され、20 る内部関連管圧等牛回路が用いられることを除いて同じ である。1.たがって図128において、図127に示す 機成と対応する部分には関一般密番号を付1. その詳細 説明は省略する。この内部電源電圧発生回路は、内部電 圧線1000上の留圧と基準器圧Vrefとを比較器3 で比較し、この比較結果に従ってドライブ妻子2を介し て常圧減ノード1から内部常圧線1000へ雪流を供給 する。したがって内部電圧機1000およびサブ内部電 圧線1003a~1003c, …は電源電圧線として機 能する。不良(短終抵抗Rs)の発生したサブ内部電圧 30 線1003bを内部電圧線1000から切り載するとに より、各回路に対し安定に一定の電圧レベルの大部電道 留圧を供給することができ、応じて半導体装置を安定に 動作させることができる。皮た不良が生じた内部電源線 を内部電源電圧発生回路から切り離すことにより、この 内部電流電圧発生回路の消費電流が低端される (不良 (短絡抵抗) におけるリーケ電流が不要となるため)。 [0317] なお、この比較回3およびドライブ素子2 で構成される内部電源電圧発生回路の構成に代えて、さ らに高電圧VPPを発生する回路が用いられてもよい。 以上のように、この祭明の第28の実施側の構成に従え ば、不良の発生したサプ内部型圧縮を内部電圧線から切 り動すように構成したため、正常なサブ内部幣圧縮へ安 定に一定の電圧レベルの内部電圧を供給することがで き、サブ内部電圧線上の電圧を使用する内部同路を安定 に動作させることができる。また、この不良におけるリ 一ク電流がなくなるため、内部電圧発生回路の誘査電流

9に加いては、半等が2回機能のメモリセルアレイの機能が一番化してきるため、同日20にかり、半等体 機能は一番化してきるため、同日20にかり、半等体 機能は、打ちたび外のマトリクス状と配けされる機能の からかった。子供のでは、サンカルがCの一角C3名では、 行りがあったが、子供がしたがとなったができません。 では、対しては他的では、それでもに対しのが行かメモリケー の手物が出しては他的では、それでもに対しの行かメモリケー の手物が出しては他的では、それでもに対しの行かと、それでは、 から物が出しては他的では、またでもに対しているがありた。 では、またして、カードを関し、一般により、それでは、 に対しているというでは、またしているがありた。 に対しているというでは、またしているがあり、この クータでは表する。こで、ワード線がLの一例と3が、1つの ジャーアを構まする。

190

【0318】半導体装置は、さらに、図示しないアドレ スパッファからの内部アドレス信号をデコードし、この ワード線WL0~WL3のグループを指定するワード競 グループ信号を出力するロウデコーダ1100と、関示 しないアドレスパッファからの内部アドレス信号をプリ デコードするプリデコーダ1102と、ワード線WL0 ~WI.3それぞれに対応して必要され、プリデコーダ1 102の出力信号に従って対応のワード線トへワード線 選択保管を伝達する X デコーダX 0~ X 3を含む、プロ デコーダ1:00は カトラばりピットのアドレス信号 をプリデコードし、XデコーダX0~X3のいずれかを 選択状態とする信号を出力する。X デコーダX 0~X3 の各々は、直列接続されたnチャネルMOSトランジス タで構成されるNAND似デコーダの構成を備える。X デコーダX0~X3それぞれに対し、ロウデコーダ11 0 0からのワード線グループ指定信号に応答して導道

し、対応のXデコーダX0~X3の出力信号を伝達する

デコーダとして機能する選択ゲートTr Xが配置され る。ワード線WL0~WL3それぞれに対応して、この 選択ゲートTrXから与えられる信号のレベル変物を行 なって選択されたワード線上へ高電圧VPPレベルの電 圧を伝達するワードドライバWDO~WD3が配置され る。ワードドライバWD0~WD3の各々は、選択時、 高電圧印加ノード1114a~1114dに与えられた 高電圧を対応のWL0~WL3へ伝達する。ワードドラ イパWD0~WD3は、それぞれ同一構成を備え、高電 40 圧印加ノード1114 (1114a~1114d) と様 新ノードとの間に修練されて対応の選択ゲートTrXを 介して与えられた信号を反転するインパータを構成する nチャネルMOSトランジスなXPわおよびnチャネル MOSトランジスタXNと、対応のワード線WL(WL 0~WL3)上の電位がローレベルのとき高電圧印加ノ ード1114 (1114a~1114d) に与えられた 高電圧をMOSトランジスタXPもおよびXNのゲート へ伝達するロチャネルMOSトランジスタXPaを含 む。すなわち、ワードドライバWDO~WD3は、「ハ

[0319] ワードドライバWD0~WD3のそれぞれ の高電圧的加ノード1114a~1114dと高電圧発 生四路(先の実施例のいずれの高重圧発生回路であって もよい)の高電圧が伝達される高電圧ノード1100と の間に、溶新可能なリンク素子1112a~1112d が設けられる。次に動作について説明する。王潔時にお いては、リンク表子1112a~1112dはすべて書 通状態にある。この状態においては、プリデコーダ11 0.2の出力使号に従って X デコード X 0~ X 3のいずわ かが選択され、選択状態とされたXデコーダがローレベ 10 ルの信号を出力する。ロウデコーダ1100からのグル ープ指定信号WLG1が選択状態のハイレベルとされる と、選択ゲートTrXが構造状態とされる。このとき他 のワード酸ゲループを指定するワード酸ゲループ指定信 骨W1.C2はローレベルである。選択されたXデコーダ がメデコーダメリであるとする。この場合には、ワード ドライバWDOのpチャネルMOSトランジスタXPb のゲート報位がローレベルとなり、ワード線WLO上に 布爾圧ノード1100ヘ与えられた高爾圧VPPがリン ク妻子 1 1 1 2 a を介して高粱圧印加ノード 1 1 1 4 a 20 高粱圧ノード 1 1 1 0 に結合される。1 つのワード絵グ へ与えられ、ワード線WI.0上の間位が高電圧VPPレ ベルに上昇する。この状態では、ワードドライバWDO においてMOSトランジスタXPaおよびXN社会議議 状態である。残りのワードドライバWD1~WD3にお いては、MOSトランジスタXNに導通し、ワード線W L.1~W.L.3は接地電圧レベルのローレベルに固定され る。この状態においては、ワードドライパWDI~WD 3におけるMOSトランジスタXPaが導進し、MOS

トランジスタXPbを確実に非導通状態に維持する。 [0320] この状態で、選択ワード線WLOに接続さ 30 れるメモリセルMCOのデータがピット線BL上に競出 され、図示しないセンスアンプにより検知増幅された後 に、データの銃出/書込が実行される。今、ワードドラ イバWD1において不容が発生した状態を考える。すな わちワードドライバWD 1 において、高雪圧印加ノード 1 1 1 4 bと締織ノードとが短続板械R sにより短続さ れた状態を考える。 この場合には高端圧ノード1100 からリンク素子1112 b および高電圧印加ノード11 1.4 bからさらに短絡抵抗Rsを介して接地電圧供給ノ ードヘリーク信流 | sが流れる。この状態では、高電圧 40 [冗長部の構成] 図 1 3 1 は、図 1 3 0 に示す不良ワー 発生回路の損費環境が増加し、仮にワード線は正確に調 択状態へと駆動することができる場合であっても消費器 治が増加する。この場合には、ワード検WI.1が不要で あると判断し、後に説明する冗長ワード線とワード線W L1とを置換える。この場合、リンク素子1112bを レーザプローなどの方法により推断する。このリンク素 子1112bを溶断することにより、高電圧ノード11 00と高端圧印却ノード1114bとが切り離され、高 電圧ノード1100から高電圧印加ノード1114bへ

192 ーク電流 1 s が生じず、高電圧発生回路の消費電流を低 滅することができる。

【0321】上述のように、不良ワードドライバ (短絡 の発生したワードドライバ) に対する高電圧印加ノード を高電圧発生回路から切り載するとにより、高部圧発生 回路の消費管法を低減し、各ワードドライバに対し安定 に一定の電圧レベルの高電圧VPPを供給することがで きる.

「変更得1] 関130は、この発明の第29の実物例の 第1の変更例の構成を示す図である。図130において も、4本のワード線WL0~WL3が1つのグループと してロウデコーダ1100の出力信号により選択され る。図130において、図129の構成と対応する構成 には同一の参照番号を付し、その詳細説明は省略する。 この図130に示す構成においては、1つのグループを 螺旋するワードドライバWD0~WD3の高質圧印加ノ ード1114a~1114dが低抵抗配線1115によ り相互接続される。1つのワードドライパWDOの高電 圧印加ノード1114aがリンク素子1112を介して

ループにおいて不良ワードドライバが存在する場合に は、リンク菓子1112が放断される。これにより4つ のワードドライバWDO~WD3の高常圧的セノード1 114a~1114dが高電圧ノード1110から切り 難され、これらのワードドライバWDO~WD3に対す る高電圧供給が禁止される。図129に示す構成におい ては、1本のワード線 (ワードドライバ) ごとに救済が 可能であるが、この図130に示す構成においては、1 つのワード線グループを単位として救済 (蟹挽) が行な われる。確実に不良ワードドライバにおけるリーケ電流

を抑制することができる。 【0322】上述のように、ワード線不良(ワードドラ イバ不良) が生じた場合、単にワード級の情境のみを行 なうのではなく、ワードドライバに対する真電圧供給を も停止することにより、高電圧発生回路の負荷が軽減さ カ、広じて安定に高雪圧を名正常な回路へ供給すること ができる。また応じて高電圧発生回路の消費電流も低減 され、低消費電流の半導体装置(半導体記憶装置)が実 現される。

ドドライバと顕微されるべき冗長网路の部分の構成を示 す間である。関131においては、ワード級WL0~W L3のグループと顕微されるスペアワード線SWL0~ SWI.3が明けられる。スペアワード練SWI.0~SW L3それぞれに対応してスペアワードドライバSWDO ~SWD3が促けられる。スペアワードドライバSWD 0~5WD3の構成は 図130に元すワードドライバ WD0~WD3の構成と同じであり、対応する構成要素 に対し末尾に"s"を付し、その詳細説明は省略する。 の電流が流れる経路が遮断され、短路抵抗ド s に よるり 50 スペプワードドライバ S W D D ~ S W D 3 の 高環圧向加

ノード1114as~1114dsの各々は信号線(仮 抵抗配験) 1115×を介して超互接続される。スペア ワードドライバSWD 0の高電圧印刷ノード1114a sは、プログラム回路1120の出力信号に応答して導 透する DチャネルMOSトランジスタで構成されるスイ ッチングトランジスタ1125を介して高電圧ノード1

110に結合される。 [0323] プログラム回路1120は、電圧縦ノード (外部部業賃圧、内部需要電圧いずれであってもよい) 1121に結合される一方導選ノードと接地ノードに接 10 続されるゲート電極とリンク素子1123に接続される 他方導通ノードを有する pチャネルMOSトランジスタ 1122と、リンク素子に接続される一方構造ノードと 接近常位に接続されるゲート掌握と被負責値に接続され る他方導道ノードとを有するnチャネルMOSトランジ スタ1124と、リンク車子1123とMOSトランジ スタ:120の接続ノードに接続される信号線1128 上の電位を反転するインパータ1126と、インパータ 1126の出力信号に応答して信号線1128を選択的 に接地間位へ結合するスイッチング書子1125と、イ 20 ンパータ1126の出力信号を反転するインパータ11 27を含む。インバータ1127は、ワードドライバW DO~WD3およびスペアワードドライバSWDO~S WD3と同様、レベル変換機能を備え、高電圧VPPレ ベルのハイレベルの信号を出力する。このスペアワード ドライバSWD0~SWD3のグループを選択するため に不良ワード線(不良ワードドライバ) 選択時に活件化 されてグループの指定信号を出力するスペアロウデコー ダ1101と、不良ワード線 (不良ワードドライバ) 選 択時に活性状態とされ、スペアワード線SWL0~SW 30 L3のうちの1つを特定する信号を出力するためのスペ アプリデコーダ1103と、スペアプリデコーダ110 3の出力信号をデコードする、スペアワード線SWL0 ~SWL 3それぞれに対応して設けられるスペアメデコ ーダSX0~SX3と、スペアロウデコーダ1101の 出力信号に従ってスペアXデコーダX0~X3の出力信 号を対応のスペアワードドライバSWD0~SWD3へ 伝達する選択ゲートSTrXを含む。

[0324] プログラム回路1120では、このスペア ワード線SWL0~SWL3が使用されないとき(不良 40 ワード線または不良ワードドライバが存在しないとき) においては、リンク素子1123は等通状態とされる。 この状態においては、信号線1128トの電位がハイレ ベルであり、インパータ1126の出力信号が接触需位 レベルのローレベルとされる。この場合、インパータ1 127からは高電圧VPPレベルの信号が出力され、ス イッチング表子1130代担違領分権とされてスペアワ ードドライバSWD0~SWD3へは高電圧が供給され ない。不良ワード線(または不良ワードドライバ)が存

128上の電位が接地単位レベルとなる (MOSトラン ジスタ1124が非導通状態であるが、電道投入時の信 号線1128上の変位はローレベルであり、インパータ 1126およびスイッチング孝子1125により総計費 位しべんの間位に固定される)。 広じてインバータ11 2.7の出力信号が接地雪位レベルのローレベルとなり スイッチングトランジスタ1130が専通し、スペアワ ードドライバSWD 0~SWD 3へ高電圧ノード111 0からの高電圧が各高電圧印加ノード1114as~1 1 1 4 d s へ伝達される。この状態において、不良ワー ドドライバが選択されたときには、スペアロウデコーダ 1101およびスペアプリデコーダ1103が5件状態 とされ、不良ワード線と関地されたスペアワード線が楽 紀分能とされる.

194

【0325】上述の構成において不良ワード線(または 不良ワードドライバ) が存在するときのみ冗長回路部分 へ高電圧を印加することができ、不必要な高電圧の使用 を停止することができ、高電圧発生回路の負荷が軽減さ れる。なお、上述の半導体装置においては、不良ワード 線の会談 (製線) は4本のワード等をグループ (単位) として教徒(環境) が行なわれている。しかしながら この不良教訓は、1つのメモリプロック(たとえばワー F接64本)単位で置換が行なわれる構成であっても本

「実施例30] 間132は、この発明の第30の水施例 である半導体装置の存宅の構成を示す例である。例13 2においては、内部電圧線1300上には電圧発生部! 302からの内部電圧が伝達される。 この領圧発生部 1 302は、外部電源電圧を電圧線1300へ与えてもよ く、また高電圧VPPを発生してもよく、また内部降圧 された電源電圧を発生してもよい。この内部電圧線13 0.0に対し並列にそれぞれが同じ機能を実現する複数の 内部回路1302a~1302gがリンク素子1305 a~1305gを介して相互接続される。内部開路13

実施例の構成は適用可能である。

02a~1302eは、それぞれが同じ機能を実現する 回路であればよく、たとえば半導体記憶装置における1 つのメモリブロックまたはメモリアレイであってもよ く、また1つのメモリプロックにおけるセンスアンプ. またはワードドライバであってもよい。 [0326] 内部回路1302a~1302ッと問一の

機能を実現する冗長内部回路1302hおよび1302 がそれぞれ、また、並列にスイッチング素子1310 a~1310bを介して内部電圧線1300に接続され る。スイッチング妻子1310ヵおよび1310hけを れぞれに対応して設けられるプログラム回路13208 および1320bの出力信号によりその導通/非導道が 制御される。内部経路1302a~1302gが正常状 額においては、リンク素子1305a~1305gは選 通状態とされる。同様、プログラム回路1320aおよ 在するとき、リンク素子1123が溶断され、信号線1 50 ぴ1320bにおいてもリンク素子1325は導速状態

195 とされる。この状態においては、プログラム回路132 0 a からは、先の実施例と同様にして、インパータから ローレベルの信号が出力され、スイッチングトランジス タ1310aおよび1310bは非導通状態とされて冗 長内部回路1308aおよび1308bは内部総圧伝達 線1300から切り載される。内部回路1302a~1 302gのいずれかにおいて不良が発生した場合、不良 が発生した内部回路の対応のリンク素子1305が溶新 され、内部電圧伝達線1300から不良内部回路が切り 辞される。同様、プログラム同路1320aおよび13 20bの一方虫たは双方においてリンク素子1325# 物断され、プログラム四路1320aおよび/または1 320 bからの個量がハイレベルとされ スイッチング トランジスタ1310aおよび/または1310bが導 通状態とされ、冗長内部回路1308aおよび/または 1308bが内部間圧験1300に接続される。これに より、不多内部同路と冗長内部同路との間線が行なわれ る。これにより、電圧発生部1302は不良内部回路か ら切り着されるため、不必要な管液溶費がなくたり、安 宮に一宮の間にレベルの間圧を名内部開路お上び/また 20 は冗長内部回路へ供給することができ、安定な内部電圧 を伝達する内部管圧発生系を実現することができる。

[0327] [発明の効果] 請求項1に係る半導体記憶装置において は、第2のノードから第1のノードへ電流を供給するド ライブ素子の制御電極ノードへ与えられる比較手段の出 力信号の振幅を制限するように構成したため、ドライブ 養子のオーパードライブが抑制され、第1のノードへ大 量の電流が急機に流入するのが防止され、第1のノード 上の管圧のオーパーシュートおよびアンダーシュートの 3D リンギングの発生を防止することができ、高速で第1の ノードの電圧を安定化させることができる。また比較手 段の出力信号の振幅を抑制しているため、この振幅変化 が小さくされ、応じて第1のノードの電圧の変動にした がって高速で比較手段の出力信号の電圧レベルを変化さ せることができ、第1のノードの電圧の高速な変化に適 前して正確にドライブ素子を介して雷流を供給して第1 のノードの電圧を安定化させることができる。請求項2 に係る発明においては、常道ノードから新定の内部ノー ドへ保治を供給するドライブボ子が制御ノードへ与えら 40 れる比較手段の出力信号の振幅を制限するように構成し たため、ドライブ素子のオーパードライブが抑制され、 不必要に大きな電流が電源ノードから内部ノードへ供給 されるのを防止することができ、内部ノード上の電圧の リンギングの発生を防止することができ、高速でこの内 部ノード上の電圧レベルを安定化させることができる。 また、比較手段の出力使得の指揮が制御されているた め、比較手段の出力信号の電圧レベルが内部ノードトの 電圧レベルの変化に従って高速で変化することができ、

子を介して言流を供給し、内部ノード上の質圧レベルを 高速でもとの銀圧レベルに復得させることができ、高速 な内部ノードによる電圧の変化に治師することのできる 内部電圧発生回路を実現することができる。 【0328】 請求項3に係る発明においては、比較手段

の振幅の制限手段として抵抗手段を用いたため、簡易な 回路構成で比較手段の出力信号の振幅を確実に抑制する ことができる。請求項4に係る発明においては、内部哲 変貌上の雲圧を常圧流として用いて動作する台前回路の 動作タイミング信号に従って外部電流ノードから内部管 源線上へ電流を供給するドライブ素子の供給電流量を強 制的に増加させたため、負荷网路の動作制始時における 急激な消費業達の関加に対応してドライブ表子からの世 給電流を多くすることができ、急激な内部電源電圧の低 下を抑制することができ、内部管派領圧を安定にさせる 世圧レベルに保持することができる。請求項号に係る発 **明においては、所定の内部ノードトの信圧を利用する色** 種同點の動作タイミング信号に従って脅道ノードからこ の内部ノードへ電流を供給するドライブ素子の電流供給 個を名くするように増成したため、 鱼部回路の動作時に おける急激な消費電流の増大を確実に抑制することがで き、会滅な内部ノード上の電圧の低下を防止することが でき、確実にこの内部ノード上の世圧レベルの姿态に迫 除して内部ノードトの電圧を所定管圧レベルに復得させ

ることができる。

[0329] 請求項目に係る登却においては、ドライブ 素子の供給電流量を増加させるための素子としてキャパ シタを用いて動作タイミング信号をドライブ寄子の制御 ノード (比較手段の出力部) へ伝達するため、簡易な回 路構成で確実にかつ高速で食材団路の動作時に内部間原 電圧 (または内部ノード上の電圧) の低下時にドライブ 素子を介して多くの電流を内部電源線(または内部ノー ド) 上へ供給することができ、負荷回路の消費電流の増 加をこのドライブ素子からの増加した電流により確実に 補償することができ、内部ノード上の電圧(または内部 信源電圧) の無難な低下を確実に抑制することができ、 高間被応答特件に優れた内部常圧発生同路を実現するこ とができる。請求項7に係る発明に従えば、ドライブ素 子の制御ノードの電圧レベルの調整を、負荷回絡の動作 タイミング信号に従ってスイッチング走子を介してキャ パシタの一方電極比較手段の出力部(ドライブ素子の制 御ノード) へ捻続するように構成したため、負荷回路の 動作時に高速でこの比較手段の出力信号(ドライブ書子 の制御ノード)の電圧レベルを変化させることができ、 確実にドライブ妻子の指液供給器を増加させることがで きる。また、このキャパシタと並列に抵抗薬子を物給す るように構成したため、スイッチング楽子を介して比較 手段の出力部にこのキャパシタおよび組結束子が締結さ れたとき、比較手段の出力値号のリップル成分を除去す 内部ノード上の電圧レベルに高速に追随してドライブ素 50 ることができ、ドライブ素子を安定動作させることがで

197 さる(ドライブ素子の不必要なオン/オフ動作を抑制す ることができるためである)。

【0330】請求項8に係る半導体装置においては、比 **較手段がカレントミラー型増揚手段の比較部のトランジ** スタと並列にトランジスタを負荷回路の動作タイミング 信号に応答して接続するように構成したため、この比較 回路の比較段のパランスが崩れ、応じて比較基準電圧レ ベルを実効的にシフトさせることにより出力信号の電圧 レベルを応じてシフトさせることによりドライブ素子が 目標とする常圧レベルをシフトさせることができるた め、ドライブ窓子から内部電影線または内部ノードへ自 **韓田路の動作時に多くの電流を供給することができ、確** 宋に負荷同路の消費電流を補償して内部需要部所(会た は内部ノードトの間圧)の急激な任下を抑制することが でき、急激な内部電源電圧または内部ノード上の電圧の 変化を抑制する高周波応答特性に優れた安定に内部電源 電圧を生成する回路を実現することができる。 請求項9 に係る発明に従えば、内部撤退管圧役入時に外部整設置 圧から内部間距離へ間流を供給するドライブ電子が時間 的にオン状態とされ、内部需要電圧が外離電道電圧に従 20 って高速に立上がることができ、外部電流電圧投入時に 高速に内部電源電圧を活性化させることができる。

[0331] 請求項10に係る発明に従えば、電源ノー ドへの電圧印加時にこの電道ノードから所定の内部ノー ドへ間接を供給するドライブ素子を強制的にオン状態と しているため、電流電圧投入時において内部ノードトの 電圧レベルを高速で上昇させることができ、高速で内部 ノード上の電圧を安定化させることができる。 請求項1 1に係る発明に従えば、内部電源線上の電圧を動作時に 使用する負荷回路の動作タイミング信号に従って内部電 30 漢線へ外部間派ノードから内部電源機へ電流を供給する ドライブ素子とは別の経路を介してこの内部電源線へ雷 液を供給するように構成したため、負荷回路の動作時に おいては、この別の経路から供給された電流を負荷回路 が使用するため、急激な内部能振電圧の電圧レベルの所 定電圧レベル以下の低減化を抑制することができ、内部 常瀬間圧を所定の電圧レベルに維持することができる。 請求項12に係る発明に従えば、内部ノード上の選圧を 使用する負荷回路の動作タイミング信号に従って、 雷源 ノードから内部ノードへ雷波を供給するドライブポート の は別の経路を介してこの内部ノードへ電流を供給するよ うに構成しているため、負荷回路の動作開始時において は、この別の経路から供給された電流を負荷回路が使用 するため、内部ノードトの管圧の急激な低下を検索する ことができ、内部ノード上の電圧を所定の電圧レベルに 安定に保持することができる。

【0332】請求項13に係る発明においては、比較手 段の出力信号に応答して外部管道ノードから内部業施練 へ雷流を供給する第1のドライブ素子と、この比較手段 の出力付号を増幅する増幅手段と、この増幅手段の出力 50 比較回路を構成するようにしているために、別々に比較

信号に応答して外部電池ノードから内部信服線へ循注を 供給する第2のドライブ素子とを設けているため、内部 電源電圧の急激な変化時においては第2のドライブ素子 が高速でオン状態となり、外部電源ノードから内部電流 ノードへ調査を供給し、この内部電源線上の内部電源電 圧の急激な電圧低下を抑制することができ、高周波応答 特性に優れた内部緊紧電圧発生回路を実現することがで きる。 請求項14に係る発明においては、比較手段の出 力値号に応答して領域ノードから所定の内部ノードへ雷 液を供給する第1のドライブ素子と、この比較手段の出 力錯号を増幅する増幅手段と、この増幅手段の出力値号 に応答して電道ノードから所定の内部ノードへ電流を供 動する第2のドライブボインを向けているため 内部 / 一ド上の内部電圧が急激に変化した場合には、第2のド ライブ第子が暗幅手段の出力信号に応答して高速でオン 状態となり電影ノードから内部ノードへ間治を供給する ため、内部ノード上の電圧の負徴な低下を抑制すること ができ、高屋被店等特件に優れた内部費円発生同路を窓

「0333] 競技第15に係る発用に従まば、機能生物

の出力値号の振幅を制限するように構成しているため、

頭することができる。

第2のドライブ電子が過剰にオン状盤となるのが防止さ れ、通利な智法が智道ノード(変たは外部資源ノード) から内部ノード(または内部管道線)へ供給されるのを 抑制することができ、内部電圧がオーパードライブされ て所定の電圧レベル以上にオーパーシュートするのを防 止することができ、内部電圧のリンギングの発生を抑制 することができ、高速で内部電圧を安定化させることが できる。請求項16に係る発明に従えば、振幅制限手段 として、比較手段の出力信号を増催する第2の増幅手段 と、この第2の増幅手段の出力信号に応答して増幅手段 の出力値号の一方の論理の振幅を制限する手段とを備え るように構成しているため、第2のドライブ素子が電流 を供給すべきときにおいてのみこの振幅を広くし、常流 を供給すべきでないときにはこの担何を小さくすること ができ、第2のドライブ素子が供給すべき電流量に応じ てこのドライブ主子の制御ノードの領圧レベルを顕然す ることができ、必要な量の電流を確実に常源ノード(外 鑑賞整ノード) から内部ノード (生たは内部電道線) へ 母級することができ、安定に必要な他の間接を第2のド ライブ素子を介して供給することができ、高速で内部電

【0334】請求項17に係る発明に従えば、内部批派

ノードまたは電道ノードから内部電源線または内部ノー

ドへ電流を供給するドライブ素子の制御ノードの電圧レ

ベルを調整する比較手段は、第1、第2、第3および第

4のトランジスタ素子によりカレントミラー型潜幅同路

で構成し、かつ第1、第2、第5および第6のトランジ

スタ素子で第2のカレントミラー型差動増製器からなる

圧を安定化させることができる。

手段を設ける構成よりも装置架模を大幅に低減すること ができる。また、1つの比較別により2つの信号線をド ライブする場合よりも、第1および第2の比較器がそれ ぞれ別々に信号線を駆動するため、この信号線に付随す る寄生容量を小さくすることができ、広じて第1および 第2の比較版の出力部に要求される僧瘡御動力を小さく することができるとともに各信号線を高速で所定の電圧 レベルに駆動することができる。また、第1および第2 の比較器の出力段の構成要素のトランジスタの電流駆動 力を小さくすることができるため、応じてこれらのトラ ンジスタのサイズを小さくすることができ、装置占有面 積を低減することができる。請求項18に係る登明にお いては、ローバスフィルタを介して外部部委留下を基準 電圧発生手段へ伝達し、この基準電圧がローパスフィル タを介して与えられた外部電源電圧から所定の電圧レベ ルの基準電圧を発生しているため、外部電源電圧が内部 回路の動作またはノイズなどにより金銭に変化するパウ ンスが生じても、このノイズ成分 (パウンス) を輸売し て安定な外部保護管圧を基準管圧発生割へ供給すること ができ、安定に一定の管圧レベルの基準管圧を生成する 20 ことができる. [0335] 請求項19に係る発明においては、基準電 圧発生手段は、電源電圧をローパスフィルタを介して受 けて所定の電圧レベルの基準電圧を生成しているため、 雷楽雷圧が内部同路の動作により急激に変化しても、こ の変化はローパスフィルタにより吸収され、 外部需要需 圧の変化の影響を受けることなく安定に一定の電圧レベ ルの基準電圧を確実に生成することができる。これによ り、この基準常圧発生手段からの基準常圧を利用する回 所望の動作を実行することができる。 諸衆項20に係る 発明に従えば、ドライブ素子の制御ノードの電圧レベル を開発する比較手段を、内部需要機に一方線が接続され る抵抗素子と、この抵抗素子に一定の電流を供給する電 流派と、この抵抗妻子の他方端の出力電圧と基準電圧と を差動的に増幅するカレントミラー型増幅回路とで構成 したため、このカレントミラー型増駆回路を最も搭定の よい保域で動作させることができ、内部電景電圧の変化 に正確かつ高速に追踪してドライブ素子の重流供給量を ることができる。 請求項21に係る契明においては、 権 数の内部電源線各々に対応して、活性制御個号に応答し て活性化されて外部電源電圧から内部電源電圧を生成し ア対応の内部営業線トへ生成1.た内部需要型圧を伝達す る複数の活性内部降圧手段と、この活性制御信号の活性 /非活性にかかわらず常時活性状態とされて外部影影派 圧から内部電源電圧を生成して複数の内部間減縮へ伝達 する常時内部落圧手段とで内部降圧回路を構成したた め、常時内部施圧手段を複数の内部電視線で共有するこ

ŝ۵. 【0336】 請求項22の半導体装置においては、複数 の内部電源電圧発生回路が時分割燃機で活性化されるた め、半導体装置の動作状況に応じて、最適な駆動力を持 つ内部電源電圧が活性化され、安定に内部電源電圧を発 生することができる。 助业語23に係る疑問に得えば 電源線上の第2の電圧に相当する電圧と基準電圧を比較 する比較手段と、この比較手段の出力を増幅する増幅手

段と、比較手段の出力に応答して、第1の雷復ノードか ら常断線へ雷流を供給する第1のドライブ変子と、この 増幅手段の出力に応答して、第1の電源ノードから電源 線へ電流を供給する第2のドライブ素子と、この電影線 トの毎年に担当する電圧を基準常圧を基準と1.で競分す る積分手段と、この積分手段の出力に従って第2のドラ イプ素子が供給する電流量をその積分値に逆比例的に例 節するように構成しているため、内部管道線を流れる自 **着電流に応じて第1および第2のドライブ未子が常浜線** へ第1の緊張ノードから供給する電池量を要搭値に粉定 することができ、保護管圧のオーパシュートおよパアン ダシュートの整年を抑制することができ、またこの健康 線上の第2の電源電圧のオーパシュートおよびアンダシ ュートをパランスさせることができる。

[0337] 請求項24の発明に従えば、積分手段を基 準備圧と内部関係保圧を対動地報する第1および第2の 差動増幅手段と、キャパシタと、この第1および第2の 差動増幅手段の出力に従ってキャパシタを充放電するチ ャージポンプ回路とで構成することにより、簡易な構成 で正確に電源線上の第2の電源電圧のアンダシュート量 とオーパシュート量との差すなわち第2の電源保圧の基 路手段は電源電圧の姿動の影響を受けることなく安定に 30 準電圧を禁準とする積分値を容易に検出することができ る。 請求項25の発明に従えば、顕常手段を、精分手段

の出力をアナログ/デジタル空機するA/D空機手段

と、可いに並列に掛けられるA/D変換手頭の出力に従

ってオン・オフする複数のドライブ素子とで構成し、第 2のドライブ素子をこれら複数のトランジスタ素子それ ぞれに直列に接続する構成とすることにより、第2のド ライパ素子の供給領流量を第2の間道信圧のオーバシュ ート/アンダシュート壁の芽に広じて容易にデジタル的 に開整することができる。このとき、A/D交換手段の 調整することができ、高速で内部前衛衛行を安定化させ 40 場件タイミングを適当に理略することにより、負針回路 の動作サイクルアとに第2のドライブ素子の似絵製液層 を調整するとともに各サイクル時においては第2のドラ イプ素子の供給電流量を一定とすることができる。 【0338】請求項26の発明に従えば、この開節手段 は、糖分手段の出力値に比例して抵抗値が変化する可変 抵抗素子で構成することにより、小片有面積で内部電流 第円のアンダシュート量およびオーパシュート量に応じ て精密にアナログ的に第2のドライブ素子の供給電池量 を調整することができる。請求項27の発明に従えば、 とができ、内部施圧可認の占有面積を低減することがで 50 第1の信頼書待保験ノードと第2の信頼信付供給ノード

との間に前列に接続される第1および第2のドライブ書 子の創御情楽僧位を第2の意識雪位のレベルに従って個 々に制御するので、より精確に第2の電源電位供給ノー ドへの供給電流量を調整でき、第2の電源電位を安定化 できる。請求項28に係る預明に従えば、第1および第 2の電源電位供給ノードの間に複数のドライブ素子を兼 列に接続し、第2の職業電位に応じてこれら物数のドラ イブ素子の影響電源質位を個々に調整できるため、第1 の電源電位供給ノードから第2の電源電位供給ノードへ 流れる電流を精細に開整でき、第2の電源電性をより安 10 定化させることができる。請求項29に係る発明に従え ば、キャパシタの一方電板を所定期間充電回路により充 電し、内部ノードの電圧を利用する負荷回路の動作時に はキャパシタの一方電板を内部ノードに推議するように 模成しているため、負荷回路の消費雷流を補償すること ができ、内部ノードの世下空動を拡削することができ、 負荷回路を安定に動作させることができる。

【0339】 対求項30に係る発明に従えば、内部ノー ドの電圧を比較回路とドライブを子で一定管圧しべんに 裁論するように機成1. かつ布質回路を用いて新空期間 20. キャパシタの一方電極を充電し、内部ノード上の電圧を 利用する負荷回路の動作時にはこのキャパシタの一方面 極を内部ノードに接続するように構成しているため、台 荷田路衛作時に生じる消費雷液は、キャパシタからの充 電電荷により補償され、内部ノードの電圧変動が抑制さ れ、比較手段およびドライブ素子の応答の遅れを補償す ることができ、内部ノードの電圧変動を十分小さくする ことができ、応じて負荷回路を安定に動作させることが できる。請求項31に係る発明に従えば、絶縁ゲート型 常界効果トランジスタを構成響素とする食器回路に対し、30 この絶縁ゲート型電界効果トランジスタの蒸板領域を所 定電圧にパイアスし、次いでこの基板製成と負荷回路の 内部ノードとを相互接続するように構成しているため、 負荷面路動作時において生じる消費電流はこの基板能域 からの充電電荷により補償され、内部ノードの電圧変動 を抑制することができ、高速で負荷回路を動作させるこ とができる。特に芸術領域と内部ノードとが相互物語さ れるとき、その絶縁ゲート監電界効果トランジスタのソ 一ス/基板領域が将下接続されることになり其郷効果の 影響を排除して高速で絶縁ゲート型電界効果トランジス 40 号に従って内部電圧線を雷流を供給する第2のドライブ タを動作させることができる。このとき、基板領域へ印 加される電圧の絶対値を大きくすることにより、ノード の徹位変化は、そうでない場合よりも大きくなり、広じ て絶級ゲート型電界効果トランジスタのゲートーソース 間電圧が大きくなり、絶縁ゲート型電弊効果トランジス タの雷流駆動力が大きくされる(コンダクタンスが大き

くなる)。 [0340] 端北項32に係る発明に従えば、動作タイ ミング信号に応答して基板領域と光電手段とを分離した 後に負荷回路の内部ノードへその基板領域の充電電圧よ 50 と、この比較器の由力信号に従って内部電圧線へ電流を

302 りも絶対値の小さい電圧を与えるように構成しているた め、負荷回路動作時において、絶縁ゲート型電界効果ト ランジスタの一方導道端子へ高速で所定電圧レベルへ駆 動することができる。 請求項33に係る発明に従えば、 比較手段と、この比較手段の出力何号に広答して領拠ノ ードから内部ノードへ雷流を供給する外部素子と、動作 タイミング信号に応答して導通して内部ノードの電圧を 負額回路の絶録ゲート制御用効果トランジスタの一大道 通知子へ与えるスイッチング手段とで構成したため、所 定の電圧レベルの電圧を負荷回路の一方導通端子へ与え ることができるとともに、負荷回路動作時における比較 手数およびドライブ素子の応答の遅れは、其板領域から の充電電荷により補償されるため、その応答の遅れは低

護されて安定に所定の電圧レベルの電圧を負荷回路の絶 級ゲート型電界効果トランジスタの一方導流数子へ供給 することができる。競技所3.4に係る礎田に併えば 糸 荷田路として一列のメモリセルが接続されるピット線対 に対して設けられ、対応のピット検対のピット練習位を 相互増幅するセンスアンプとして利用したため、単導体 装置において数多くのピット線対に対して設けられる差 動物傾回路において生じる大きな特費留所を確実に基板 価値をたはキャパシタの弁管部帯により制御することが でき、内部ノードトの雪圧の姿態を抑制することがで き、安字にセンス動作を行なう回路を実現することがで 숙진. 【0341】請求項35に係る発明に従えば、内部ノー

ド上の電圧を使用する食材回路に対し、この食物回路の 動作開始時においてその内部ノードの管圧が自衛向路の 動作完了の電圧よりも絶対値を大きくするように構成し ているため、負荷回路の動作開始時において高速で動作 させることができるとともに、その電圧が負荷回路の動 作により絶対値が小さくされても、所定の電圧レベルを 維持しており、安定に動作する半導体装價を実現するこ とができる。諸求項36に係る発明に従えば、動作タイ ミング情号に応答して活性化される第1の比較限の出力 保号に広答して内部掌圧接を第1の基準掌圧レベルに保 **持する第1のドライブ素子に加えて、この第1の基準電** 圧よりも絶対値の大きな第2の基準電圧を内部電圧と比 教する第2の比較回路と、この第2の比較回路の出力信 素子を限けたため、内部常汗線の電圧レベルが第1の共 準電圧レベルよりも絶対値の大きな常圧レベルに掛けさ れ、負荷回路動作時における内部銀圧線の電圧レベルの 低下を抑制することができ、安定に内部常圧を供給する ことができる。請求項37に係る発明に従えば、この第 2の比較器を所定期間のみ活性状態としているため、第 2の比較器における消費電流を低減することができる。 【0342】請求項38に係る発明に従えば、内部電圧 線上の常圧と第1の基準常圧とを比較する第3の比較期

供給する第3の内部電子とを提けたため、第2の比較課 の療液駆動力を小さくすることができる。 請求項39に 係る発明に従えば、電圧派の供給する電圧と電圧レベル の異なる第1の電圧を発生して第1の内部電圧線へ伝達 する電圧発生手段と、第2の内部電圧線上の電圧と基準 徴圧とを比較する比較手段と、この比較手段の出力信号 に従って第1の内部電圧線と第2の内部電圧線との間に 流れる電流量を調整する電流ドライブ手段と、この第1 または第2の内部電圧線上の電圧レベルを検出しその検 出結果に従って電圧発生手段の電圧発生動作を選択的に 活性化するようにしているため、安定な第1の電圧を用 いて必要とされる電圧を第1の内部電圧線へ与えること ができ、所定の電圧レベルの第2の内部電圧を安定に供 給することができる。また制御手段により間圧発生手段 の電圧発生動作を選択的に活性化するため、この電圧発 生手段における不必要な慣圧発生動作を停止させること ができ、消費需流を低減することができる。

【0343】請求項40に係る発明に従えば、この第2 の内部電圧線上の電圧からさらに別の電圧しべんの内部 基準電圧を生成しているため、安定な第2の内部電圧を 20 用いて内部基準電圧を生成することができる。請求項4 1に係る発明に従えば、電圧発生手段に含まれるリング 発振器の発展問波数を、創御手段の出力標果に従ってり ング発送器の発送所対数をアナログ的に顕彰しているた め、この第1または第2の内部電圧線上の電圧レベルに 従ってチャージボンブ動作における電荷供給力を調整し ているため、安定に第1または第2の内部電圧レベルに 応じた電荷供給を実現することができる。 端成項42に 係る発明に従えば、第1または第2の内部電圧線上の常 圧の低下に従ってリング発揮隊の発揮組被数を高くしか 30 つ内部電圧伝達線上の電圧の上昇時に発掘画波数を振く しているため、内部電圧低下時においてチャージボンプ 回路の間荷供給力を高くし、不必要なときにはこのチャ ージポンプ動作における電荷供給量を小さくすることが でき、発生されるべき内部電圧に応じてチャージポンプ の電荷供給力を調整することができ、安定な内部電圧を 発生することができる。

[0344] 請求項43に係る発明に従えば、リング発 振器の発振周波数の制御手段として、一定電流を供給す る定常液回路と、第2の常圧線上の電圧に従って供給室 AD 流量が変化する可変電流源と、この定電流回路および可 変電流原の供給する電流を合成する電流合成手段と、こ の合成手段の出力電流に対応する電流をリング発揮率を 構成する奇数段のインパータへ動作環流として供給する 手段とを設けているため、内部置圧してルの情報を認施 情報に交換し、正確にリング登提品の動作電流を開撃し てこの発板面接数を調節することができる。 請求事4.4 に係る発明に従えば、リング発展説の動作用被動を診察 する制御手段は、第1または第2の内部電圧線上の電圧

作電流を調整する調整手段とを設けているため、正確に 第1または第2の内部管圧線上の骨圧レベルに伴ってイ ンパータの動作電流を調整することができ、応じてリン グ発製器の発掘環波数を開節することができる。請求項 4.5 に係る発明に従えば、常圧発生手段において、チャ ジボンプ動作を行なう容量手段と、この容量手段によ り生成された電荷を出力ノードへ伝達するための第1お よび第2の世力素子と、レベル検出手段の出力信号に従 って第2の出力素子を容量手段と出力ノードとの間に接

2014

鞭するように構成しているため、第1または第2の内部 電圧の電圧レベルが低い場合には、この出力素子のコン ダクタンスが大きくされ、高速で管荷を供給することが でき、また第1または第2の内部部圧の電圧レベルの高 いときには、この出力素子の等価的なコンダクタンスが 小さくされ、雷荷保祉力が小さくされ、 広じて発生され るべき内部電圧の電圧レベルに広じた常花供給量を調整 することができ、安定な内部電圧を発生することができ ٥.

【0345】請求項46に係る発明に従えば、個圧発生 手段を構成するチャージボンブ研禁において、出力ノー ドと出力素子との間に、比較手段の出力信号に従ってそ の出力素子の需要供給力を開発するように構成したか め、発生するべき内部電圧の電圧レベルに広じてこの情 圧発生手段からの電荷供給量を調整することができ、安 定に内部電圧を発生することができる。 請求項47に係 る発明に従えば、内部電圧線上の電圧と基準電圧とを比 聴する比較手段と、この比較手段の出力信号に従って留 圧退ノードと内部電圧接との間に連れる雷液量を開整す る第1および第2のドライブ架子と、動作チード指定値 号に従ってこの第1のドライブ素子を介しての間圧源ノ

ドと内部電圧線との間の電流経路を送斬する遮断素子 とを設けたため、この動作モードに応じて僧圧道ノード から内部電圧機へ供給される電流量を開整することがで きて動作モードに応じた内部電圧変動に対応することが でき、いずれの動作モードに対しても安定に内部電圧を 供給することができる。 請求項48に係る存明に従え ば、内部電圧線と、この内部電圧線上の電圧と基準電圧 とを比較する比較手段と、この比較手段の出力に従って コンダクタンスが変化する第1の可変コンダクタンス素 子と、動作モード指定信号に従ってコンダクタンスが窓 化する第2の可変コンダクタンス素子とをおけ、これら 第1および第2の可変コンダクタンス未子を常圧版ノー ドと内部家圧縮との間に直列に発徒したため、動作モー ドに応じて第1および第2の可変コンダクタンス素子を 介して電圧派ノードと内部電圧線との間を洗れる電流量 を調整することができ、動作モードごとに異なる内部領 圧の変動特性に対し最適な電流供給能力を実現すること ができ、安定な内部電圧を供給することができる。請求 項49に係る発明に従えば、内部電圧線上の電圧と基準 レベルに従ってこの奇数段のインパータヘ与えられる動 50 電圧とを比較する比較手段とこの比較器の出力信号に従

って常圧派ノードと内部環圧統との間に流れる電流を調 **称するドライブ素子と、この比較手段の応答連摩を変更** する変更手段とを掲げたため、内部電圧線上の電圧の変 化特性に応じた応答特性を比較手段に与えることがで き、半導体装置の使用用途に応じた最適な応答特性を個 える内部電圧役生回路を実現することができる。

【0346】請求項50に係る発明に従えば、この変更 手段は、動作モード指定信号に従って比較手段を流れる 動作環流量を変更するため、必要とされる応答特性を正 彼に比較手段において実現することができる。 諸求項5 1 に係る発明に従えば、変更手段として、特定のパッド の間位に従って比較手段を流れる動作電流を決定するよ ろに構成しているため、単端体装置の使用用途に広じて 最適な応答特性を比較手段に容易に実現することができ る。また同一の回路構成で複数種類の応答特性を備える 内部留圧発生回路を実現することができる。 請求項52 に係る発用に従えば、この変更手段として、複数の電流 供給素子と、これら複数の並列の電流供給素子とをそれ ぞれと直列に設けられるリンク素子とで構成したため、 分割
の割
の割 容易に実現することができ、応じてこの比較手段の応答 特性を所望の状態に容易に設定することができる。詰求 項53に係る発明に従えば、外部から囲葬的に与えられ るクロック信号の面波数を輸出I。 この輸出された面波 数に従って電流供給量が変化する可変電流供給手段から の電流に従って基準電圧を発生し、この基準電圧と内部 電圧線上の電位レベルを調整するように構成しているた め、半導体装置の動作速度を決定するクロック信号に応 じて内部側圧レベルを調整することができ、高速動作時 において内部電圧が急後に低下するのを抑制することが 30 でき、応じて安定に内部電圧を供給することができる。 【0347】 請求項54に係る発明に従えば、半導体装 質の動作体音を決定するクロック信号の最後数に従って 複数の互いに電圧レベルの異なる基準電圧のうちの1つ の基準個圧を選択し、この選択された基準個圧と内部領 圧線との電圧とを比較し、その比較結果に従って電圧道 ノードとが内部部圧縮との間に流れる循液量を調整して いるため、半導体装置の動作速度に応じて内部電圧線上 の衛圧レベルを開撃することができ、衛作速度に広じた 保護な賃用してルに内部電圧の管圧してルを持定するこ 前 とができ、安定に内部回路を動作させることができる。 請求項55に係る発明に従えば、内部電圧線上の電圧レ ベルを決定する基準電圧と内部電圧線上の電圧レベルと を比較し、その比較結果に従って基準電圧レベルを調整 しているため、内部間圧変動時において基準間圧レベル を調整することにより、比較手段およびドライブ素子を 介して高速で内部間圧レベルを所定常位レベルへ復帰さ せることができ、安定に内部電圧を供給することができ る。請求項56に係る発明に従えば、この基準電圧制御

る第1および第2の比較回路と、これら第1および第2 の比較同路の出力保号に従って抵徳常円伝道線の亦物部 を行なう第1 および第2のドライブ来子とで構成したた め、類易な回路構成で確実に基準電圧レベルを内部電圧 レベルに応じて調整することのできる電圧制御手段を実 現することができ、高速で内部電圧を所定電圧レベルに 復帰させることができる。 [0348] 請求項57に係る役明に従えば、複数の基

準備圧のうち基準備圧接定候号に従って1つの基準常圧

を選択し、この選択された基準電圧と内部電圧線上との 電圧を比較し、この比較結果に従って電圧源ノードと内 部電圧線との間の電流量を調整しているため、半導体装 置の動作モードまたは使用用途に応じて基準電圧を設定 することにより、動作モードまたは使用用途に応じた最 道な常圧レベルの内部常圧を供給することができ、高速 動作時における内部領圧の無効を変化を抑制することが でき、安全に内部第下を供給することが可能となる。昔 求項58に係る発明に従えば、複数の基準電圧のうち1 つの基準電圧をヒューズプログラム回路で選択し、この 選択された基準電圧と内部電圧線上の電圧とを比較し、 その比較結果に従って電圧源ノードから内部電圧線との 間を流れる智波管を顕称しているため、半導体装置の他 用用途に広じた最適な質圧レベルの蒸準電圧を選択し、 広じて内部電圧線上の電圧レベルを設定することがで き、使用用途に応じたレベルの内部電圧を供給すること ができる。これにより、高速動作用途に用いられる場 合、内部電圧レベルを高い電圧レベルに設定すれば、内

部回路を高速動作させることができ、京た高速動作時に

おける内部電圧の所定像圧レベル以下に低下するのを抑

制することができ、安定に内部電圧を供給することがで

【0349】 離求率59に係る発用に参えば、動作状況

きる。

を示すパラメータに従って基準電圧の電圧レベルを調整 し、このレベル調整された基準電圧と内部電圧線上の電 圧とを比較し、この比較結果に従って電圧値ノードと内 部軍圧線上を流れる電流量を顕称しているため、動作状 逆に広じた内部電圧を実現することができ、広じて安定 に内部電圧を供給することができる。 請求項60に係る 発明に従えば、複数の負荷回路それぞれに対応して基準 地圧に従って内部電圧を生成して対応の負荷回路へ利用 のために与える複数の電圧素子を設けたため、各負荷回 路と電圧発生装置との間の配線長さを短くすることがで き、応じて必要とされる内部常圧の配験抵抗による内部 電圧等下を抑制することができ、所定電圧レベルの内部 間圧を負荷回路それぞれに安守に供給することができ る。支力が推選圧発生回路は常圧発生素子それぞれを修 用するだけであり、自荷回路を駆動する必要はなく、そ の負荷が軽減され、回路規模が低減される。 随求項 6 1 に係る発明に従えば、請求項60における第1の基準性 手節として、基準部下と内部管下線トの部下とを分散す 切 によりも高い第2の基準管圧を存在する基準管圧発生手

207 段と、この第2の基準電圧に従って内部電圧を発生する 複数の第2の電圧発生素子と、この複数の第2の電圧発 生素子と内部電圧伝達線との間に配置され、動作タイミ ング信号に応答して導通する複数の制御素子をさらに設 けたため、負荷回路動作時において内部衛圧線上の電圧 レベルの約封値を大きくすることができ、食糧飼料動作 時における内部電圧の電位変動を抑制することができ、 安定に内部電圧を各負荷回路に供給することができる。 【0350】 請求項62に係る発明に従えば、請求項6 0の装置において、複数の電圧発生素子の各々を電圧距 10 ノードに結合される一方活性領域と、対応の負荷回路上 にわたって配設される内部電圧伝達線に総合される機方 活性領域と、基準電圧を受ける基準電圧伝送線で構成さ れる制御電圧を有する絶縁ゲート型電界効果トランジス タで構成し、この絶縁ゲート空電界効果トランジスタの チャネル領を内部領圧伝達線の幅と実質的に同程度と し、負荷回路の構成要素の拍鈕ゲート製製界効果トラン ジスタのチャネル悩よりも大きくしたため、大きな管理 供給力をこの電圧発生素子に与えることができ、対応の 負折回路へ安定に一定管圧しべルの内部管圧を大きた第 20 流駆動力により供給することができる。請求項63に係 る発明に従えば、請求項60の電圧発生素子の各々は、 対応の負荷回路形成領域に平行に配設される電圧伝達線 と、この電圧伝道線と平行に対応の負荷回路上にわたっ て配設される内部電圧伝達線と、電圧伝達線および内部 電圧伝達線の間に平行に配置される基準電圧を伝達する 基準電圧伝達線と、電圧伝達配線下にこの電圧伝達配線 延在方向に沿って延在して形成されてかつこの電圧伝達 線に結合される一方活性領域と、内部電圧伝道配線下に 内部電圧伝達配線延在方向に沿って延在して形成され て、この内部電圧伝達配線に結合される他方衝性領域 と、核携質圧を受けるゲート管板を有するMOSトラン ジスタとで構成したため、十分チャネル傾の大きい整្ ゲート型電界効果トランジスタを実現することができ、 大きな電流供給力をもって安定に内部電圧伝達線上に所 定の電圧レベルの内部電圧を供給することができる。 [0351] 請求項64に係る発明に従えば、請求項6 Oの電圧発生素子は、対応の負荷回路上にわたって影響 される個圧を伝達する個圧配線と、この個圧配線下に需 圧配線と平行に所定の概をもって形成される互いに離れ 40 て形成される一方および他方活性領域とこの一方および 他方活性領域の間に電源電圧配線下に形成される、基準 電圧を受けるゲート電板層とを有する絶縁ゲート型電界 効果トランジスタと、この他方活性領域に結合され、対 応の負荷回路のトランジスタ素子へ内部電圧を伝達する 電源電圧配線より下の層に形成される内部電圧配線とで 構成したため、大きなチャネル郁を有する絶縁ゲート型 個界効果トランジスタを容易に容蔑することができ、対 店の負荷回路へ大きな雷流供給力をもって安定に内部電

配置下の原で形成されるため、食物問題上にかってが、 容器となる、態度場合も必要がなく、配合レイフトが、 容器となる、態度場合も16系を別率に投送し、内容原性・ ないがユーリードを用いて記述し、平等体が整備した。 れないダニーリードを用いて記述し、平等体が整備した。 に存在しているため、促促がつか開い、 に対しているため、促促がつか開い、 でき、平等体制の心臓を対しているため、促促がつか開い、 でき、平等体制の心臓をデーリーできる。 なことができる。 なことができる。 ることができる。

【0352】 請求項66に係る半導体装置においては、

所定の徹圧がこのダミーリードを介して伝達されるた め、安定に所定の電圧を所定の負荷回路へ伝達すること ができる。請求項67に係る半導体装置においては、ダ ミーリードはフレームリードと異なる層に配置されるた め、ダミーリードの影響をフレームリードの影響を 受けることなく決定することができ、配験自由度が増加 する。これにより、辛源体装置の任意の位置の負荷回路 へ安定に内部電圧を供給することができる。 請求項88 に係る単準体装備においては、ダ3ーリードが少なくと も1つのループを有する形状を備えており、半導体装置 上の任意の部分の負荷回路へ安定に内部電圧を伝達する ことができる。また、複数のループを形成する形状とす れば、各ループにおいて反対方向にノイズにより誘記管 流が生じ、このノイズにより誘起される電流が相殺さ れ、ノイズの影響をキャンセルして安定に内部電圧を伝 達することができる。 請求項69に係る発明に従えば、 フレームリードとダミーリードとが互いに交差する方向 に延在する部分を有しており、ダミーリードから半導体 装置の負荷回路へフレームリードの形状を影響を受ける ことなく容易に接続を形成することができる。

ームリードとダミーリードとが平面図的に見てメッシュ 形状を形成する形状を有しており、フレームリードおよ びダミーリード両者いずれにおいても、半導体装置の任 意の内部回路へ必要とされる常圧を供給することができ る。錦沢項71に係る発明に従えば、複数のサプ内部官 圧線を分離手段を介してメイン内部電圧線に接続するよ うに構成しているため、サブ内部質圧線において不良な 生誌においてこの分離手段により不らのサブ内部電圧装 をメイン内部電圧線から分離することにより、残りのサ プ内部電圧線へ安定に内部電圧を伝達することができ る。 緯求項72に係る発明に従えば、 請求項71の分離 手腕をリンク素子で構成したため、容易に不良サブ内部 常圧線とメイン内部電圧線とを分離することができる。 請求項73に係る発明に従えば、請求項71の分離手段 は、スイッチング案子と、溶新可能なリンク素子を含む プログラム可能な信号発生手段とで構成したため、正確 に、サプ内部電圧線とメイン内部電圧線におけるヒュー 圧を発生することができる。また、内部電圧を輸出管圧 50 ズ連絡砂における倒熱などを与じさせるととかく確定に

[0353] 請求項70に係る発明に従えば、このフレ

200 不良サブ内部電圧線をメイン内部電圧線から分離するこ とができる.

[0354] 請求項74に係る祭明に従えば、請求項7 |の内部端圧発生手段として、外部需要端圧を構成する 内部発圧回路で構成しているため、安定に内部発圧管圧 をサブ内部電圧線上へ伝達することができ、かつ不良サ プ内部電圧線を分離することにより、この内部降圧回路 における消費電流を低減することができる。 請求項75 に係る発明に従えば、駆動電圧発生手段からの駆動電圧 を対応のワード統上へ伝達する複数のワードドライバに 10 対し、このワードドライバの郵船業圧印加ノードと駅船 雷圧発生手段とを分離するための切り離し手段とを掛け たため、ワードドライバ不良時において駆動電圧印加ノ ードにおけるリード電流が生じてもこの切り難し手段に より駆動電圧発生手段から不良ワードドライバを切り離 すことにより、駆動電圧発生手段の指音環連を低減する ことができるとともに、正常ワードドライバに対し安定 に駆動電圧を供給することができる。 韓東塔76に係る 発明に従えば、触収項7.5の半導体装置において、提供 のワードドライバグループに対応して配置され、対応の 20 グループのワードドライバの負電圧印加ノードへ伝達す るスイッチング素子を設けたため、確実に不良ワードド ライパグループを駆動電圧発生手段から切り離すことが

できる。 [0355] 韓東第77に係る祭明に使えば、魏東第7 5の半導体体間において、切り蒸し手節は、タワードド ライパそれぞれに対応して特けられるリンク素子で構成 したため、不良ワードドライバのみを駆動電圧発生手段 から切り離すことができる。請求項78に係る発明に従 えば、請求項75の半導体装置において、ワードドライ 30 パグループそれぞれに対応してスイッチング幸子を設 け、このスイッチング電子の導道/非導道をリンク電子 を含むプログラム回路で決定するように構成しているた め、確実に不良ワードドライバを含むワードドライバを 豚動電圧発生手段から分離することができる。また不良 ワードドライパグループのスイッチング素子と逆の対応 でスイッチング素子を導道/非導通とすることにより、 不良ワードドライバグループを冗長ワードドライバグル 一プで容易に置換することができるとともに、完長ワー 止され、駆動電圧の消費電流が低減される。請求項79 に係る発明に従えば、各々が所定の機能を実現する複数 の内部回路と、これら複数の内部回路それぞれに対応1。 で設けられる内部電圧伝達線へ対応の内部回路から切り 離す分離素子と、内部回路と同一の機能を実現する冗長 内部回路と、この冗長内部回路と内部電圧伝達線とを接 続するための接続手段とを設けたため、不存内部回路を 内部電圧伝達線から分離することにより、電圧発生部か ら不良内部回路へ雷旋の流れが生じるのを防止すること ができ、内部電圧発生部の消費型油を低減することがで 50 【関10】 この登録の第1の宝施列である大郎解別者

ಕಿಕ್ಕ 【0356】諸成項80に係る発明に従えば、動作タイ ミング信号に応答して活性化され、この内部電圧線上の 電圧と基準電圧とを比較する比較器と、この比較器の出 力信号に従って電圧等ノードと内部電圧等上の電流の池 れを調整する第1のドライブ紫子と、基準電圧に従って 電圧調ノードから内部電圧線との間の電流の流れを生じ させる第2のドライブ素子とを設けたため、第2のドラ イプ表子は基準電圧に従って内部常圧線を基準電圧レベ

ルに駆動することができ、比較器の数を低減することが でき、低消費電流の内部電圧発生回路を実現することが できる。結束項2 1 に係る登頭に従えば、動作なイミン グ信号に応答して活性化され、内部電圧級上の電圧と第 1の基準電圧とを比較する比較器と、この比較器の出力 個号に従って電圧源ノードから内部電圧線へ電流の流れ を生じさせる第1のドライブ電子と、この第1の基準電 圧よりも絶対値の大きな第2の基準領圧に従って営圧拠 ノードと内部電圧線との間の電池の流れを生じさせる第 2のドライブ妻子とをおけたため、無な回路の動作前に おいて内部電圧線は第2の信号レベルに設定され、負荷 國路動作時における内部電圧線上の電圧レベル変動を管 暴な回路構成で抑制することができる。

[0357] 請求項82の発明については、比較手段を 選択的に駆動しているため、低消費指摘で必要時にのみ 内部電圧レベルを開発することができ、安定に内部電圧 を保険できる。 請求項83に係る半端化装置において は、新作チードに広じて新作分離とされると前回路の動 を変更し、動作モードに応じて要求される高速応答性お よび低消費電力性を実現することができる。

【図面の簡単な説明】 「図1] この発用の第1の事格例である内部管道管圧

発生回路の機械を振路的に示す例である。 [図2] この発明の第1の実施例である内部電源電圧

発生回路の動作を説明するための図である。 【図3】 図2に示す構成の動作を示す信号波形図であ Χ.

【図4】 図1および図2に示す構成の負荷回路動作時 における動作を彫明するための妙形図である。 「図5] 図1に示す機成における抵抗変子と比較回路

の出力段の抵抗との対応関係を説明するための図であ ۵.

【図6】 図5に示す構成の利点を説明するための図で キス.

【図7】 この発明の第1の実施例である内部電源電圧 発生回路の第1の具体的構成を示す図である。

【関8】 この発明の第1の実施例である内部需要常圧 発生回路の第2の具体的構成を示す図である。 「図9】 この存明の第1の事施例である内部需道管圧

存生四数の第3の具体的機点を示す例である。

の萎縮の構成を示す間である。

圧発生回路の第4の異体的構成を示す図である。 【図11】 この発明の第1の実施制である内部電源業 圧発生回路の第5の具体的構成を示す間である。

【図12】 図11に示す構成の動作を創明するための 図である。

「図131 この発明の第1の家施線である内閣業業官 戸発生回路の第1の変更削を示す器である。

【図14】 図13に示す構成の動作を製明するための 波形図である。

【図15】 この発明の第1の実施制である内部電影器 10 圧発生回路の第2の変更例を示す関である。

【図16】 この発明の第2の実施例である内閣書談書 **F祭生同路の機成を示す例である。** 「図17] 図16に元十回路の動作を展開するための

信品時形図である。 【図18】 この発明の第2の実施例である内部巡邏業

圧発生回路の第1の異体的構成を示す図である。 【図19】 この発明の第2の実施例である内部需要需

戸発生回路の第2の単体的構成を示す図である。 「図20】 この発調の第2の実施関である内部設備書 20 戸発生団路の第3の具体的構成を示す関である。

【図21】 図20に示す構成の動作を示す信号波形図 である。

【図22】 この発明の第2の実施例である内部需要需 圧発生回路の第4の具体的構成を示す図である。

「図231 図22に示す動作を提用するための信号波 形図である。

【図24】 図22に示す回路の適用例を説明するため の図である。

【図25】 この発明の第3の実施例である内部電源電 30 圧発生回路の構成を示す図である。 圧発生回路の概念的構成を示す図である。

【図26】 図25に示す回路の動作を示す情号波形図 である。

【図27】 図25に示す構成の負荷回路の具体例を示 す関である。

【図28】 図27に示す回路構成の動作を示す信号波 形型である。

[図29] この発明の第3の実放例である内部電影器 圧発生回路の第1の具体的構成を示す図である。

【図30】 この発明の第3の実施研である内部製造業 40 形図である。 圧発生回路の第2の具体的構成を示す例である。

【図31】 この発症の第3の実施側である内部影響像 F発生団体の第3の単位的縄形を示す間である。

「関32」 関31ド元すを開発の具体的構成を示す際

【図33】 この発明の第3の実施例である内部顕顕章 圧発生回路の第4の具体的構成を示す図である。

【図34】 この発明の第3の実施側である内部電源書

戸発生回路の第5の具体的構成を示す図である。

【図36】 図35に示す半導体装置の動作を示す側号 波形図である。

【図37】 この発明の第4の実施例の第1の変更例の

講点を示す関である。 【関38】 図37に示す半導体装置の動作を示す信号

波形団である。 【図39】 この発明の第5の実施例の構成を示す間で

【関40】 関39に示す半導体装置の動作を示す信号

対形図である。 【図41】 (a) はこの発用の第5の事権側の第1の 変更物の構成を示し、(h)は(a)に元す場別の動作

を示す信仰が形成である。 【図42】 この発明の第5の実施例の第2の変更例の

構成および操作を示す器である。 【図43】 この発明の第6の実施例の半導体装置の構

成および動作を示す図である。 「図4 41 この発剤の第7の事集例の単導体装置の製

「関45】 関44に云寸出媒体装置の動作を云寸信号 波形図である。 【図46】 この発明の第7の実施例の第1の変更例の

部の構成を示す物である。

構成を示す図である。 【図47】 図46に示す半導体装置の動作を示す信号

波形図である。 【図48】 この発明の第7の実施例の第2の変更例の 構成を示す図である。

【図49】 この発明の第8の実施例である内部常道電

【図50】 図49に示す面路の動作を示す信号波形図 である。 【図51】 この発明の第8の家施報である内部警道官

F
存生网络の第1の変更例の権力を示す例である。 【図52】 図51に示す回路の動作を示す信号波形図 でぶる.

【図53】 この発明の第8の実施例である内部電源電 圧発生国路の第2の変更例の構成を示す図である。 【図54】 図53に示す図路構成の動作を示す信号波

「図551 この発明の第9の実施例である内部資産業

圧発生回路の概略構成を示す例である。 【図56】 図55に示す回路構成の動作を示す信号波

表限である。

【図57】 この発用の第9の実施例である内部電流管 圧発生回路の第1の具体的構成を示す図である。

【関58】 この発用の第9の実施祭である内部御服信

圧発生回路の第2の具体的構成を示す例である。

【図59】 この発制の第9の実施領である内部開送部 【図3.5】 この登録の第4の家務例である芋縄体禁費 50 圧撃生回路の第3の具体的場所を示す図である。

213

【図60】 この発明の第10の実施例である内部電源 電圧発生回路の全体の構成を概略的に示す図である。 【図61】 図60に示す内部電影電圧発生回路の第1 の具体的機成を示す器である。

【図62】 図61に示す内部業所業圧発生同路の動作 を示す信号被形図である。

【図63】 図61に示す第1および第2の差動増備回 路の具体的構成を示す図である。

【図64】 図61に示す内部撤減電圧発生回路の第2 の具体的構成を示す図である。

【図65】 この発明の第11の宗権例である半導体紀 億装置の全体の構成を示す図である。

【図66】 図65に示す周辺用内部降圧回路の概略機 成を示すプロック関である。

【図67】 図65に示す基準電圧発生部の動作を説明 オスをめの間である。

【図68】 図65に示す基準電圧発生部の具体的構成 を示す図である。

【図69】 図65に示す内部掌圧が生態の基体的構成 を示す図である。

【図70】 図65k示すアレイ用内部降圧発生回路の **境**成を示すずロック図である。

【図71】 図70に示す内部電圧発生部の第1の変更 例を示す図である。 【図72】 図70に示す内部銀圧発生器の第2の変更

何を示す図である。 「関731 この登録の第12の家施剛である手護体等

置の要部の構成を示す器である。 【図74】 図73に示す半導体装置の動作を示す信号

波形図である。 【図75】 この発明の第13の実施例である半導体装 置の要認の構成を複點的に示す図である。

【図76】 図75に示す半導体装置の動作を示す信号 波形図である。 【図77】 図75に示す半導体装置の動作の変更例を

示す関である。

【図78】 この発明の第13の実施例の変更例を示す 因である。

【図79】 図78に示す動作タイミング信号を発生す るための回路構成を概略的に示す図である。

【図80】 この発明の第14の実施例である半導体装 間の構成を示す図である。

「図811 この発用の第14の実施機の変更報を示す 次である. 【図82】 この発明の第15の実施例である半導体装

質の要部の構成を示す図である。 【図83】 図80に示す動作タイミング信号を発生す

るための構成を示す図である。 【図84】 図80に示す動作タイミング信号を発生す

るための他の構成を示す図である。

【図85】 この発明の第16の実施例である半導体誌 雷の要部の構成を示す図である。 【図86】 図85に示す動作モード指定信号を発生す

るための様点を示す例である。 「関87] この登明の第17の宝糸列である沿海伏翁 置の事等の構成を示す図である。

【図88】 この発明の第19の実施例である半導体装 質の要修の構成を示す因である。 【関89】 図88に示す選択信号発生回路の構成を板

10 略的に示す関である。 【図90】 図88に示す選択機長等年回路の他の構成

を示す関である。 【1回91】 この発明の第18の実施例である半導体装

置の要節の構成を示す回である。 【図92】 図91に示す動作モード指定信号を発生す

る構成を示す団である。 【関93】 この発明の第18の実施例の第1の変更例

の構成を示す図である。 [関94] この発酵の第18の実施側の第2の姿態例 20 の総成を示す関である。

【図95】 この発明の第19の実施例である半導体験 間の構成を概略的に示す図である。 【図96】 図95に示す層波数検出器および選択情報

発生器の構成を概略的に示す図である。 【図97】 図95に示す選択情報発生器の他の機成を 示す何である。

「関98] この登録の第19の実務例の変更例の構成 を示す図である。 【図99】 この発明の第20の実施例である半導体被

30 間の要割の構成を複略的に示す図である。 【図100】 図99に示す半導体等層の動作を示す情

母被形図である。 【関101】 図99に示す専用製圧発作同路およびレ ベル検出器の構成を機略的に示す器である。

【図102】 図99に示す昇圧電圧発生回路の他の構 成を示す間である。 【図103】 図99に示す界圧電圧発生回路の第2の

【図104】 図99に示す昇圧常圧発生回路の第3の 姿更様の構成を示す図である。

変更様の構成を示す図である。

【図105】 図99に示す昇圧電圧発生回路の第4の 変更編の機能を示す数である。 【図106】 図99に示すリングオシレータの構成を

示す因である。 【図107】 この発明の第20の実施例の第:の姿更

何の構成を示す図である。 【関108】 関107に示す構成の変更例を示す図で

【関109】 関108の負債添加額部の構成を示す図 50 である。

【図110】 図109に示す回路の動作を示す図である。 【図111】 この発明の第23の実施例である半導体

装置の構成を概略的に示す図である。 【図112】 この発明の第23の実施例の変更例の構

成を示す図である。 【図113】 この発明の第24の実施例の半導体装置

【図113】 この発明の第24の実施例の半導体装置 の構成を機略的に示す図である。

【図114】 この発明の第25の実施例の半導体装置 の姿部の構成を示す上である。 【図115】 図114に示す線A-Aに沿った新面構

造を機略的に示す図である。 【図116】 この発明の第25の実施側の第1の変更 例を示す図である。

所を示す回じのも。 【図117】 この発明の第25の実施例の第2の変更 例を示す図である。

【図118】 この発明の第28の実施例の半導体装置 の構成を概略的に示す図である。

【図119】 図118に示すダミーリードの配置を説明するための図である。

【図120】 図118に示すダミーリードと内部回路 との接続を示す図である。 「図121】 図118に示すダミーリードと内部回路

との接続の他の構成を示す図である。 【図122】 この発明の第26の実施例の変更例を示す図である。

9回じのの。 【図123】 この発明の第27の実施所の半導体装置 の構成を概略的に示す図である。

【図124】 図123におけるダミーリードおよびフレームリードの垂直方向の位置関係を示す図である。
【図125】 この発明の第26の実施列の変更例の構

成を示す図である。 【図126】 この発明の第28の実施剤の半導体装置 の要部の構成を示す図である。

【図 | 27】 この発明の第28の実施例の第1の変更 例の構成を示す回である。

【図128】 この発明の第28の実施制の第2の変更 例の構成を示す図である。 【図129】 この発明の第29の実施制である半導体

装置の要部の構成を示す図である。 【図130】 この発明の第29の実施例の半導体装置

【図130】 この発明の第29の実施側の半導体装置 の変更側の構成を示す図である。 【図131】 この発明の第29の実施側の冗号級の構

【図132】 この発明の第30の実施側の半導体装置 の構成を概略的に示す図である。

成を示す図である。

【図133】 従来の内部等圧回路の構成を示す図である。

【図134】 図133に示す四路の動作を開始的に説明するための図である。

216 【図135】 図133に示す従来の内部降圧正路の問題点を説明するための信号技形図である。

意点を説明するための信号技形図である。 【符号の説明】 1. 新鮮物部 / 一に 10. 15 新鮮物質 / …に

1 外部電影/ード、1a, 1b 外部電影パッド、 2, 2a-2c ドライブトランジスタ、3, 3a~3 c 比機回路、4 基準運圧発生回路、5 内部電源 整、7, 7a~7d 負担回路、21, 22 抵抗素 子、N1-N92 nチャネルMOSトランジスタ、P

(18) サイベル (18) アンス・10 (18) (18

内電振線、240 ローパスマルタ、242、24 4 然内が解こ時、245a、245b、内部販売 40 紙、247 海内市販売三路、250s、250b メイラデン所工、300 後が成、302 第10秒 海地線路、304 第2の芝港市場田底、305 ナー デンデルデス、308 カチャネルMOSトランプスタ、308 ループフィルタ、310 原際等、312 人/コロ ンバータ、PBs-PBd サキネルMOSトランプス 次、03 のもの 第20ドラブイドを続けて

pチャネルMOSトランジスタ、315 pチャネルM OSトランジスタ、400 充電回路、410 キャパ 50 シタ、420 アクティブリストア回路、430センス (110)

アンプ、440 ピット級イコライズ回路、450 イ コライズ/プリチャージ回路、PO1~PO4 pチャ ネルMOSトランジスタ、NOI~NOS カチャネル MOSトランジスタ、SWa~SWn スイッチング索 子、500 基準常圧発生期、510 国波数線市展、 520 選択情報発生器 600第1の高業圧線 60 2 第2の高電圧線、605 第1のドライプ素子、6 04,606 比較額、607 第2のドライブ素子、 610 昇圧電圧発生回路、620 レベル検出器、6 15 昇圧電圧発生回路、630 リングオシレータ、 632 インパータドライバ、633, 633a, 63 3 b キャパシタ、636、636a、636b 出力 トランジスタ、643a、643h物間スイッチング 素子、608 比較器、805 第1のドライプ素子、 607 第2のドライブ素子、610, 615 界圧電 圧発生回路、616 リングオシレータ、620 レベ ル検出器、630 リングオシレータ、632、632 a. 632b インバータドライバ、633, 633 a. 633b チャージボンプキャパシタ、636、6 36a, 636b 州力トランジスタ、643a, 64 20 2320a, 2320b ドライブ車子、2350, 2 3 b スイッチング素子、670 レベル検出類、68 0 リングオシレータ、690 駆動電流波、702 低下電流源、704 低電流源、706引算回路、71 2 昇圧管圧発生回路、714 低電流源、716 美 抗薬子、730a~730c ドライブ素子、725, 720a. 720b 基準管圧伝達線, 748a. 74 8b 第2のドライブ素子、749a, 749b スイ ッチング索子、750 電圧線、752 ゲート電極 層、755 内部電圧伝達線、782 基準電圧伝達 線、784 ゲート電板器、780 電圧伝達線、79 30


0 内部常圧伝達線、800 智測線、810 ゲート 電板層、814 基準電圧伝達線、820 内部電圧伝 連線, 860 銀液供給回路, 870 ダミーリード, 910 VPP発生回路、920, 930a, 930 b, 960 ダミーリード、952 フレームリード、 1000 メイン内部電圧線、1002a~1003c サプ内部電圧線、1004a~1004c リンク窓 子、1010内部電圧発生回絡、1025a, 1025 b プログラム日路、1100 高電圧ノード、111 10 4 a~1 1 1 4 d 高電圧印加ノード、WDO~WD3


ワードドライバ、SWDO~SWD3 冗長ワードド ライパ、1112、1112a~1112d リンク素 子、1120 プログラム回路 1130 スイッチン グ素子、1300 内部電圧伝道線、1302a~13 02g 内部回路、1305a~1305g リンク素 子、1308a、1308b 冗長内部正路、1310 a. 1310b スイッチング書子、1320a. 13 20 h プログラム回路、1302 電圧発生館、23 01 H:約9路 2330a 2330b H:於阿路 352ドライブ素子、2360 スイッチング素子、2 360 可変コンダクタンス素子、2310 基準信圧 発生回路、2330 比較回路、2320 ドライブ幣 子、2401 レベル餅称株、2410、2412 比 較回路、2411, 2414 ドライブ素子、2430 選択信号発生回路、2440 選択回路、2330


比較回路、2454 動作モード検出器、2470 基 準電圧発生回路、2444 比較回路電流源トランジス


[201]




































[图58]

































[879]









































[2113]




[8114]





[8115]





[图117]


















[**3**131]



フロントページの続き

(61) Int.C1." 識別配号 庁内整理番号 F I H O 3 F 3/45 Z

技術表示箇所